- Documentovlsicargado porPooja Verma
- Documento1-s2.0-S0167926013000138-maincargado porPooja Verma
- DocumentoDPAL 3cargado porPooja Verma
- DocumentoCsla Pooja(VLSI}cargado porPooja Verma
- DocumentoIJETAE_0214_64( VLSI )cargado porPooja Verma
- DocumentoDesign and Performance Analysis of Low Power Digitalcargado porPooja Verma
- DocumentoGate-Diffusion Input (GDI) a Power Efficient Method for Digital Combinatorial Circuitscargado porPooja Verma
- DocumentoRachna Gitm Ietet2012 086cargado porPooja Verma
- DocumentoA Circuit Level Implementation of Cdma Based Dpucargado porPooja Verma
- Documentoip coresipcargado porPooja Verma
- Documentoembeddedcargado porPooja Verma
- DocumentoGSM Cell Planning and Optimizationcargado porPooja Verma
- DocumentoA Project Report Majorcargado porPooja Verma
- DocumentoSynopsis No 3cargado porPooja Verma