Está en la página 1de 23

1. 2. 3. 4. 5.

Cueva Perez Keny Payano Muoz Deyvid Rodriguez Gago Richard Arizapana Huiza Williams Valdez Cuba Jordan

CPU
UNIDAD DE CONTROL ALU REGISTROS

LGICA SECUENCIAL

UNIDAD DE CONTROL DE REGISTROS Y DECODIFICADORES MEMORIA DE CONTROL

La misin prioritaria de la UNIDAD DE CONTROL es interpretar y controlar la ejecucin de las instrucciones recibidas desde la memoria principal.

La informacin que utiliza la Unidad de Control para llevar a cabo su contenido es la siguiente:

INSTRUCCIN

Adems de recoger las instrucciones de la memoria principal, interpretarlas y ejecutarlas.

SEALES DE ENTRADA/SALIDA

REGISTRO DE ESTADO CON SUS SEALIZADORES

CONTADORES DE PERIODOS

Bus de direcciones

SUPERVISOR GENERAL
Bus de control

Bus de datos

Captar instruccin Interpretar instruccin

Captar datos Procesar datos


Escribir datos

FETCH
Ejecutar la instruccin indicada en el registro de instruccin IR

Recuperar la instruccin desde memoria

EXECUTE

DECODE
Decodificar el patrn de bits en el registro de instruccin IR

FETCH
(CAPTACIN)
LLEVA LA INSTRUCCIN DE LA MEMORIA DE LA CPU El programa COUNTER tiene la direccin de la siguiente instruccin. El procesador capta la instruccin de la memoria direccionada por el PC.

DECODE (DECODIFICACIN)

EXECUTE
(EJECUCIN)
Ejecuta la instruccin, se ejecutara el microprograma correspondiente a la instruccin que se esta ejecutando, que se traducir en un conjunto de seales a travs del secuenciador y generador de seales.

DECODIFICA LOS BITS PRESENTES EN EL REGISTRO DE INSTRUCCIONES

Interpreta el cdigo de operacin.

Se incremente PC en 1.

El cdigo de la instruccin se carga en IR

define la direccin en la memoria de control donde se localizan ,donde se encuentra las microinstrucciones,

Registro de instruccione s

Decodificad or de instruccion es

Bus de direcciones

REGISTRO DE DIRECCIONES

DECODIFICADOR DE DIRECCIONES

MATRIZ DE MEMORIA

Bus de datos

DIRECCION CONTENIDO 00 00

REGISTRO DE DATOS E INSTRUCCIONES

Su constitucin y comportamiento es similar al de una Unidad Lgico Aritmtica (ALU). Es la seccin encargada de efectuar una serie de operaciones, que soportan a la mayora de las instrucciones del computador. Acta combinadamente con una serie de registros y controla el Registro de Estado, que se compone de varias biestables, que funcionan como sealizadores, avisando de ciertas peculiaridades del resultado cuando se realiza una operacin en la ALU. A veces, el registro que contiene uno de los operandos que se introducen a la ALU, tambin acta como depositario del resultado, en cuyo caso suele recibir el nombre de Acumulador.

Bus de direcciones Bus de datos Bus de control

Transferencia de datos entre registros Transferencia de datos de registro a externo

Transferencia de datos de externo a registro Hacer operaciones aritmticas o lgicas

Los pulsos de reloj en una computadora se aplican a todos los Flip-Flops y registros del sistema, incluyendo los de la unidad de control. Las seales de control se generan en la unidad de control y proporcionan entradas de control para los multiplexores de Bus comn, para los registros del procesador y para las micro operaciones del acumulador, y los dems sub sistemas de la computadora

SEALES DE TEMPORIZACIN DE CONTROL

CICLO DE INSTRUCCIN 1. Captura de la instruccin (fetch)

2. Decodificacin de la instruccin (decode) 3. Ejecucin de la instruccin (execute) 4. Vuelve al paso 1.

INTERRUPCIONES
mecanismo mediante el cual otros mdulos pueden interrumpir una secuencia normal de procesamiento. Hardware: cuando ocurre una falla E/S: cuando hay algo que comunicar Programa: por ejemplo divisin por cero Temporizador: cuando se cumple un tiempo especfico

Prsenta tion

Diagrama de estado (con interrupcin)


Prsenta tion

INTERRUPCIONE S
A12 A0

Bus de direcciones

INT IORQ
D7

CPU
D0

MREQ RD WR

D7

D0

Bus de datos ROM


CE CE

decoder

I/O

RAM
CE

A11

A0

Prsenta tion

FUNCIONAMIENTO DE INTERRUPCIONES (1):

1. El dispositivo I/O cuando necesita interrumpir solicita atencin y enva una seal INT a la CPU. 2. La CPU termina su instruccin y enva un reconocimiento a quien interrumpe mediante la seal IORQ (I/O request). 3. El dispositivo enva por el bus de datos un byte y la CPU forma una direccin a partir de este byte. 4. La CPU salta a esta direccin y ejecuta el programa de atencin a la interrupcin. 5. La CPU finaliza esta rutina de interrupcin y regresa a la direccin que estaba en el momento de la interrupcin.
Prsenta tion

FUNCIONAMIENTO DE LAS INTERRUPCIONES (2):

1. La CPU al saber que es el dispositivo X el que interrumpe lee el elemento X del vector de interrupciones ubicado en algn lugar de la memoria, a partir de este elemento calcula la direccin de memoria de la rutina de atencin de la interrupcin.

Prsenta tion

INTERRUPCIONES MLTIPLES:

La CPU ignora las interrupciones cuando ya est procesando una interrupcin. Las interrupciones ocurridas quedan pendientes y se ejecutan en una determinada secuencia una vez que la CPU termine la primera interrupcin.

Prsenta tion

Interrupciones
INTERRUPCIONES MLTIPLES (CONT):

Interrupciones de baja prioridad pueden ser interrumpidas por interrupciones de mayor prioridad. Cuando una interrupcin de prioridad alta ha sido atendida, la CPU regresa a la interrupcin previa.

Prsenta tion

También podría gustarte