CIRCUITOS LOGICOS

SECUENCIALES
MODALIDAD EN LINEA
Organización de la clase
TEMARIO CIRCUITOS SECUENCIALES

 FLIP FLOPS
 CONTADORES
 REGISTROS DE CORRIMIENTO
 CIRCUITOS ARITMETICOS
 MEMORIAS
 SISTEMAS DIGITALES
Evaluando exámenes
 EVALUACION

 EJERCICIOS 20 %
 ACTIVIDADES 30%
 EXAMEN TEORICO 50%

 TOTAL; 100%
BIBLIOGRAFIA

 PRINCIPIOS DIGITALES
 AUTOR ROGER L TOCKHEIM
 MC GRAW HILL
 ELECTRONICA DIGITAL PRINCIPIOS Y APLICACIONES
 AUTOR ROGER L TOCKHEIM
 MC GRAW HILL
“
Actividad 1

”
Que es lo que no debe hacerse en ZOOM
PALABRAS FINALES
 Concepto y estructura
Muchas buenas ideas surgen
DURANTE LAS clases estas ideas
pueden ser escuchadas para mejorar el
desempeño de TODOS en la clase
El tiempo será mejor aprovechado
y resultados beneficiosos
Primer día de clases
Hola, feliz día, Bendición para todos.
“Mientras estamos vivos , no estamos derrotados, porque en cada amanecer,
Dios nos regala una nueva oportunidad de vencer”.
Ya hemos estado trabajando con los circuitos lógicos combinacionales con las compuertas
AND, OR Y NOT, los otros circuitos se clasifican en circuitos lógicos secuenciales, los
cuales involucran dispositivos de temporización y memoria .
El bloque funcional básico de los circuitos lógicos combinacionales es la compuerta lógica ,
mientras que para el caso de los circuitos lógicos secuenciales es el Flip- Flop (FF).
Nosotros estudiaremos en nuestra Unidad de aprendizaje las conexiones entre los Flip
Flops , los cuales se podrán cablear con la finalidad de construir Contadores, Registros de
corrimiento y dispositivos de memoria diversos.
Sean Bienvenidos y todos pongamos nuestro máximo esfuerzo para llevar a buen termino
esta nueva modalidad de la Educación virtual a distancia.
Prof.Lauro Enrique Guerrero Durán.
presentación
CIRCUITOS LOGICOS
SECUENCIALES
introducción
 CIRCUITOS LOGICOS
15

SE ENCUENTRAN CLASIFICADOS EN DOS GRUPOS

Combinacionales

Incluyen las
compuertas básicas

Secuenciales

Incluyen a los FLIP-

FLOPS
 Circuitos secuenciales
circuitos lógicos. Cktos.log.comb. (compuertas nand,interconexión)

cktos.log.secuenciales. (flip-flops)
(caract.memoria).(cerrojos,multiv.biestables)
almacenan datos,generan tiempos, cuentan y
siguen secuencias.

Multivibrador astable multivibrador autónomo (free runing)

produce serie continua de pulsos se utiliza
como reloj en un sistema digital.

Multivibrador monoestable multivibrador de un disparo(produce un solo pulso

cuando es disparado por una fuente externa)
1. Hasta ahora solo hemos visto los circuitos combinacionales, cuyas
salidas dependen exclusivamente de las entradas.

2. Sin embargo, en los sistemas digitales, es indispensable el poder

contar con memoria o bien, con estados internos.

3. De esta manera se puede actuar en base a la historia.

4. En general, un circuito secuencial esta compuesto por circuitos

combinacionales y elementos de memoria.

5. Se dice que en un circuito secuencial la salida actual depende de

la entrada actual y del estado actual del circuito.
18 R-S Flip-Flop
Symbols: Set Normal
S Q
FF
R Q
Reset Complemento

Truth Table: Mode of Operation Inputs Outputs

S R Q Q’
Prohibite 0 0 1 1
Set 0 1 1 0
Reset 1 0 0 1
mantto 1 1 Q Q’

NOTE: Active-LOW inputs

22
Clocked R-S Flip-Flop
Symbols:
Set FF Normal
S Q
Clock
CLK
Reset Q
R Complemento

Truth Table: Mode of operation Inputs Outputs

Clk S R Q Q’
Hold + pulse 0 0 no change
Reset + pulse 0 1 0 1
Set + pulse 1 0 1 0
Prohibited 1 1 1 1

NOTE: Active-High inputs

 Flip-Flop D
26
Symbol:
(with asynchronous PS &
CLR

Truth Table: Mode of Operation Inputs Outputs

PS CLR CLK D
Q Q’

Asynchronous set 0 1 X X 1 0
Asynchronous reset 1 0 X X 0 1
---------------------------------------------------------------------
Prohibited 1 1 X X 1 1
Set 1 1 ^ 1 1 0
Reset 1 1 ^ 0 0 1

X = irrelevant
^ = L-to-H transition of the clock pulse
 J-K Flip-Flop
29

Símbolo

Truth
Table: Mode of Operation Inputs Outputs
PS Clr Clk J K Q Q’
Asynchronous set 0 1 x x x 1 0
Asynchronous reset 1 0 x x x 0 1
Prohibited 0 0 x x x 1 1
-------------------------------------------------------------------------
Hold 1 1 ^ 0 0 no change
Reset 1 1 ^ 0 1 0 1
Set 1 1 ^ 1 0 1 0
Toggle 1 1 ^ 1 1 opposite

x = Irrelevant
^ = H-to-L transition of clock pulse
31 LATCH
• Dispositivo de almacenamiento digital

• EL acto de almacenamiento de datos por un tiempo

se conoce como Latch.

• Un Flip Flop R S es un ejemplo de un Latch.

• Un Flip Flop tipo “D” puede desarrollarse como un

Latch.

• En un C I lo forman de 4 bit, 8 bit, 9 bit, 10 bit.

• Los Flip Flops comunmente se encuentran

desarrollados en Circuitos integrados.
 Disparo de Flip Flops.
32 • El nivel de disparo es la transferencia del dato desde la
entrada a su salida de un Flip Flop sobre los niveles Alto y
Bajo de Bajo a Alto de un pulso de reloj.

• El nivel de disparo puede ser positivo partiendo del borde

Bajo al Alto ó negativo partiendo del borde positivo al
negativo.

• El disparo llamado Maestro Esclavo es una tecnica usando

el pulso de reloj.

Nivel de disparo negativo

Nivel de disparo positivo
H

time L
Disparo por nivel
 Operación Schmitt Trigger
33

Limite positivo

Limite negativo

Output
Input

Dispositivo de disparo
34 REPASO (REVIEW)
• Combinacional vs. Circuitos logicos secuenciales
• R-S Flip-flop
• Flip Flop R-S con reloj
• D Flip-flop
• J-K Flip-flop
• Latches (Dispositivos simples de memoria)
• Disparo de los flip-flops
• Dispositivo Schmitt triggered
 CIRCUITO BASICO CON COMPUERTAS NOR
1
35 0 R (Puerta a cero) S R Q Q’
1 Q
1 0 1 0
0 0 1 0 (Después de S=1, R=0)
1
2 Q’ 0 1 0 1
0 S (Puerta a uno)
0 0 0 1 (Después de S=0, R=1)
1 1 0 0
(a) Diagrama lógico (b) Tabla de verdad
Circuito flip-flop básico con compuertas NOR

CIRCUITO BASICO CON COMPUERTAS

1
NAND
0
S (Puerta a uno) S R Q Q’
1 Q

1 0 0 1
1 1 1 0 1 (Después de S=1, R=0)
0
2 Q’ 0 1 1 0
R (Puerta a cero) 1 1 1 0 (Después de S=0, R=1)
0 0 1 1

(a) Diagrama lógico (b) Tabla de verdad

Circuito flip-flop básico con compuertas NAND
36 Ejercicios y circuitos de aplicación

 FLIP-FLOP (SR)
 El más simple y básico es el Flip-Flop RS, el cual tiene una entrada SET y otra RESET,
 por lo cual se conoce como Set-Reset o SR.

 Utilizando el IC 7402, montar el circuito de la Figura 10, que es un Flip-Flop SR con

puertas NOR.
37
  

SOLUCIÓN:
El diseño del circuito de la Figura en el protoboard queda de esta forma:
38
39
La tabla de verdad para este circuito es la
siguiente:
 •El funcionamiento de este circuito es que
40 al dejar sueltos (sin conectar a ninguna
parte) los pines 2 y 6 del IC 7402, es como
estarle dando el valor de 1 tanto a SET
como también a RESET (lo cual daría una
salida inválida según se observa en la
Tabla 10).
• Para dar valores de cero ya sea a SET o a
RESET, lo que se tiene que hacer es
conectar a GND (ground o tierra) SET o
RESET, según se desee la salida.
41 •El estado "No hay cambio" es una condición
donde el Flip-Flop "recuerda" (es decir que
mantiene en memoria) su último estado. ¿Qué
pasaría si el circuito se enciende sin una condición
previa qué recordar?

•Para experimentar el efecto, seguir el

procedimiento siguiente:

•Colocar SET y RESET en cero.

•Desconectar la fuente de voltaje de la protoboard.
•Conectar y desconectar rápidamente la fuente de
voltaje y conectar finalmente en forma
permanente. Repetir varias veces este proceso y
notar el estado de las salidas en cada prueba.
42
 ¿Las salidas Q y Q NEGADO siempre quedan en el
mismo estado al encender con SET y RESET en cero?

 Respuesta: No. Lo cierto es que las salidas Q y Q NEGADO

sí cambian de estado.

 El fenómeno anterior se conoce como "RACE".

Explique por qué se da esta condición.
43
 Respuesta: Se da porque antes de conectar la
fuente de alimentación no se le han dado
valores para que se almacenen en memoria.

 En electrónica este fenómeno se llama

"condición de carrera" o "race condition" en
inglés, aunque sería mejor referirse al estado de
carrera (como en "estado de espera") como el
error que se produce en circuitos lógicos
cuando no han sido diseñados adecuadamente
para su ejecución simultánea con otros.
44 Continuación respuesta

Un ejemplo típico es el interbloqueo que se

produce cuando dos procesos están
esperando a que el otro realice una acción.
Como los dos están esperando, ninguno llega
a realizar la acción que el otro espera.

45  En conclusión, lo que sucede es que
cuando se enciende la fuente de
alimentación, el estado de salida
resultante depende de cuál salida (Q ó Q
NEGADO) llegue primero a alto.

Esta transición simultánea produce

resultados impredecibles y es por esa
razón que las salidas Q y Q NEGADO no
siempre quedan en el mismo estado al
encender con SET y RESET en cero.
 Utilizando el IC 7400, montar el circuito de la Figura 11, que es
un Flip-Flop SR con puertas NAND.
46
47 SOLUCIÓN:
El diseño del circuito de la Figura 11 en el protoboard queda de
esta forma:
48 La tabla de verdad para este circuito es la siguiente:
49 Funcionamiento

 El funcionamiento de este circuito es que al dejar sueltos (sin conectar a ninguna parte) los
pines 1 y 5 del IC 7400, es como estarle dando el valor de 1 tanto a SET como también a
RESET (lo cual mantendría las salidas tal como estaban, según se observa en la Tabla 11).
 Para dar valores de cero ya sea a SET o a RESET, lo que se tiene que hacer es conectar a
GND (ground o tierra) SET o RESET, según se desee la salida.
50
¿Las entradas son activas en nivel ALTO o BAJO?

Respuesta: En nivel BAJO, pues si SET está en

BAJO (en cero) y RESET en ALTO (en uno), la
salida Q será uno, es decir SET o FIJAR. Caso
contrario, si SET está en ALTO y RESET en bajo, la
salida será cero, es decir RESET o REINICIAR. Por
lo tanto, las entradas son activas en nivel BAJO.
51 Más preguntas

 ¿Con qué condición de entrada se da el estado de salida "No hay cambio"?

 Respuesta: Cuando tanto SET como también RESET están en BAJO, es decir cuando se
tiene SET = RESET = 1.
 ¿Con qué condición de entrada se da el estado de salida "Inválido"?
 Respuesta: Cuando tanto SET como también RESET están en BAJO, es decir cuando se
tiene SET = RESET = 0.
52 Preguntas

 ¿Las entradas son activas en nivel ALTO o BAJO?

 Respuesta: En nivel BAJO, pues si SET está en BAJO (en cero) y RESET en ALTO (en
uno), la salida Q será uno, es decir SET o FIJAR. Caso contrario, si SET está en ALTO y
RESET en bajo, la salida será cero, es decir RESET o REINICIAR. Por lo tanto, las
entradas son activas en nivel BAJO.
53 Utilizando el IC 7400, montar el circuito de la Figura 12, que es un
Flip-Flop SR con habilitador.
54 La tabla de verdad para este circuito es la siguiente:
 El diseño del circuito de la Figura 9 en la protoboard queda de esta forma:

55
56 Con un IC 555 (tal como se hizo en la Figura 9.1) se pueden aplicar pulsos de reloj en vez
de poner ENABLE en uno o en cero conectando manualmente a tierra o dejándole un uno
lógico mediante pines sueltos o mediante conexión a fuente de alimentación. En la Figura 13
se muestra cómo es posible hacer esto.
 El circuito de la Figura 14 se conoce como Flip-Flop master/slave Set-Reset, y se puede representar de la
57 siguiente forma:
58 FUNCIONAMIENTO
 El circuito presentado en las Figuras 14 y 14.1 se construye con un
INVERSOR o NOT (IC 74LS04) y dos NAND (IC 74LS00).
 En la Figura 14.1, el Flip-Flop de la izquierda se llama master y el de la
derecha slave.

 Los valores de salida del Flip-Flop master pasan al esclavo cuando la señal de
reloj cambia de nivel uno a cero, lo que se conoce como transición negativa de
la señal de reloj.

 El INVERSOR conectado entre las dos entradas de reloj asegura que las dos
secciones (master y slave) serán activadas durante ciclos opuestos de la señal
de reloj.
59 FUNCIONAMIENTO

 Esa es la clave de operación de este circuito.

 En síntesis, este circuito funciona de tal manera que cuando la entrada E (ENABLE
o el SW3 de la Figura 14) pasa a uno, las entradas del circuito pasan a través del Flip-
Flop master a sus salidas X y X NEGADO.
 No pasan por el slave porque el inversor lo deshabilita.
 Cuando E pasa a cero, se deshabilita el master, se habilita el slave y los valores de X y
X NEGADO son transferidos a la salida.