Está en la página 1de 12

TECNOLOGÍA ECL

INTEGRANTES: DAYANNA MANOSALVAS


EFRAÍN VERA
BRYAN ZURITA
DEFINICIÓN

La familia ECL, lo que quiere decir Lógica de


Emisores Acoplados (emmitercoupled logic)
son unos circuitos integrados digitales los
cuales usan transistores bipolares, pero a
diferencia de los TTL en los ECL se evita la
saturación de los transistores.
HISTORIA

Compuertas con diseños ECL se han


implementado hasta con tubos de
vacío, y por supuesto
con transistores discretos
PRINCIPIO DE
FUNCIONAMIENTO
El funcionamiento del circuito ECL se basa en el
funcionamiento del amplificador diferencial, los
transistores no están saturados y funcionan
normalmente en la región activa. Esta es una de
las razones que hacen de estos circuitos los
circuitos integrados digitales más rápidos.
Funciona de acuerdo con el principio de
conmutación de corriente, cambiando así una
corriente de polarización fija que es menor que
la corriente de colector saturada del colector de
un transistor a otro. Este tipo de configuración
también se conoce como lógica de modo de
corriente (CML, current-mode logic). Los niveles
lógicos son nominalmente -0.8V y -1.7V para el 1
y 0 lógico, respectivamente.
CARACTERÍSTICAS

• Cero lógico -1.7V


• Uno lógico -0.8V
• También tenemos que tomar en cuenta la disipación de potencia
de una compuerta ECL que es de 40 mW, muy alta en comparación
a las otras familias.
CONFIGURACIÓN ECL
• Se basa en el amplificador diferencial, que se caracteriza porque su salida es la
diferencia de sus dos entradas (V1, V2).
• Esta configuración se la conoce como Lógica de Modo de Corriente o CML.
• El amplificador diferencial puede trabajarse como digital de la siguiente manera:
 Se tiene la corriente de emisor la cual se mantiene constante y viaja de
un transistor a otro.
 Cuando el voltaje de entrada V1 varía 0.1V por arriba y por debajo del
voltaje de referencia V2.
 La salida del amplificador solo podrá tomar 2 valores lógicos posibles.
CONFIGURACIÓN ECL
• Los valores lógicos se deducen de la siguiente
forma:
 Cuando el Transistor 2 se encuentra en la
zona de corte, la salida será igual al voltaje
de alimentación (Vcc), por ende, se tendrá
como resultado un 1L.
 Cuando el Transistor 2 se encuentra en la
zona de conducción, la salida tendrá un
voltaje igual a la diferencia entre el voltaje
de alimentación (Vcc) y el voltaje que cae en
la resistencia del colector (Rc), por ende, se
tendrá como resultado un 0L
ESTRUCTURA DE
UN CIRCUITO ECL
• Consta de un par de amplificadores
diferenciales.
• Una de las ramas del circuito se
conecta a un voltaje de referencia, que
ayuda a determinar el umbral para la
salida en ALTO y la salida en BAJO.
• La segunda rama se conecta a los n
transistores que forman las n entradas
del circuito.
• consta de dos salidas, una con su
forma natural y la otra con su forma
negada.
COMPUERTA OR/NOR ECL
VENTAJAS Y DESVENTAJAS

Ventajas
• Son los circuitos más veloces y pueden alcanzar tiempos de demora de
hasta 1ns.
• No existen picos de corrientes en los transistores.
Desventajas
• Pequeños valores de los márgenes de ruidos.
• Altos valores de potencia del orden de 40 mW.
APLICACIONES
La serie ECL no se usa con tanta frecuencia como las series TTL y MOS, excepto en sus
aplicaciones UHF de mayor velocidad.
La tecnología ECL se ha utilizado en circuitos LSI:
• Matrices lógicas
• Memorias (Motorola, Fairchild)
• Microprocesadores (Motorola, F100 de Ferranti).
• Para mejorar el rendimiento de la tecnología CMOS, el ECL está integrado en algunas
funciones clave en el circuito CMOS, lo que no solo aumenta la velocidad, sino que
también mantiene bajo el consumo total de energía.
CIRCUITOS INTEGRADOS ECL
La familia lógica ECL no posee una amplia gama de circuitos integrados
de propósito general o de propósito especial como las familias TTL o
CMOS.
Familia Lógica (ns) Potencia Margen de Velocidad
Disipada Ruido máxima de reloj
(MHz)

74AS 1.7 8 300 200


74F 3.8 6 300 100
74AHC 3.7 0.006 550 130
74AVC 2 0.006 250 -
74ALVT 2.4 0.33 400 -
74ALB 2.2 1 400 -
ECL 0.3 25 150 1400