Conversores

Analógico/digital
Por Dr. Ing. Ariel Lutenberg

011100110

011100110
 Conversores
Analógico/digital
Organización de la clase:
1. Repaso de
conversión A-D
2. Conversores
A-D
3. Conversores
D-A
 1. Repaso de
conversión A-D
 1. Introducción a conversión A-D
Señal analógica y señal digital
• La amplitud de una señal analógica puede tomar cualquier valor real.
• Una señal digital toma valores discretos de un conjunto predeterminado.
 1. Introducción a conversión A-D
Ventajas de la señal digital
1. La señal puede replicarse sin perdida de calidad (CD, repetidores, etc).
2. Pueden detectarse y corregirse errores en la señal (ej. CD/DVD, CRC, etc.)
3. Procesamiento digital y compresión de la señal (MP3, JPG, etc.)

Desventajas de la señal digital

1. Se necesita una conversión analógica-digital y un conversión digital analógica.
2. La discretización introduce errores de cuantización.
 1. Introducción a conversión A-D
Introducción
- Un conversor AD tiene como salida un valor digital
que indica la proporción entre la señal analógica
de entrada y la tensión de referencia:

- El conversor “discretiza” la señal en n bits:

• La cantidad posible de valores de salida
depende de la cantidad de bits:
#valores de salida: 2n

• La resolución depende del número

de bits usado para cuantizar:
Quantum = LSB = FS/2n

• El error de cuantización depende

del número de bits usados:
Error cuantización = 1/2 LSB
 1. Introducción a conversión A-D
Errores de conversión
- Errores lineales: Son corregibles mediante ajustes sencillos:

• Error de • Error de
offset  ganancia 

- Errores no lineales: Son difíciles de corregir:

• Error de • Error de
alinealidad  alinealidad 
 1. Introducción a conversión A-D
Terminología
Resolución del conversor
Es la mínima variación en la señal de entrada que puede detectar el ADC.

Exactitud del conversor

Es la suma de todos los errores del ADC, incluyendo el error de cuantización.
Tiempo de conversión (tc)
Es el tiempo que requiere el ADC para convertir la señal de entrada.
Throughput rate
Es la cantidad máxima de conversiones que puede realizar el ADC (=1/tc)
 1. Introducción a conversión A-D
Circuito sample and hold (muestreo y retención)
- Durante la conversión la señal de entrada debe permanecer estable:
dV FS
( ) max  n
dt 2 tc
Ejemplo
Para un ADC de 8 bits, con tc = 100μs (10KHz) y FS = 2A, y con vi  A sin(2 ft )

resulta: dvi
 2 fA cos(2 ft )  2 fA
dt

2A 1
2 fA   f   12.4 Hz  Esto es muy bajo!
2 n tc 2  tc
n

- Para salvar este problema

se utilizan circuitos Sample and Hold
que muestran la señal y retienen
su valor durante el tiempo
de conversión (memoria analógica).
 1. Introducción a conversión A-D
Acondicionamiento de la señal de entrada
- La señal a convertir debe aprovechar todo el rango de entrada del ADC:
• Se aprovecha mejor la resolución del ADC
• Se minimiza el efecto de los errores del ADC

Ejemplo
Se tiene una señal con rango -10 a 10 Volts y un conversor con rango 0-5Volts.

- Los circuitos con operacionales son muy adecuados para “escalar” señales.
- Hoy en día esto viene muchas veces integrado en los ADCs.
 1. Introducción a conversión A-D
Características de los ADCs
Características de las entradas analógicas
de los conversores A-D:
 Tipo de señal (tensión o corriente)
 Polaridad (Unipolar, bipolar)
 Número de canales
 Rango de señal
 Tensión de referencia (interna, externa)
 Clock del conversor (interno, externo)
 Deriva de la tensión de referencia

Características de las salidas digitales

de los conversores A-D:
 Número de bits
 Formato de la salida (paralelo, serie)
 Conexión a bus
 Niveles eléctricos de la señal digital (5Volts, 3.3V, etc.)
 Codificación binaria (natural,2C,BCD)
2. Conversores A-D
 2. Conversores A-D
Comparación de tecnologías de ADC

La tecnología a utilizar depende de los requisitos de la aplicación.

Veamos las características de cada una de ellas …

TECNOLOGÍA VELOCIDAD RESOLUCIÓN INMUN. RIUDO COSTO

Time Interleaving Muy rápido 4-10 bits No Alto
Flash Rápido 4-10 bits No Medio
Pipelined Subraging Rápido 10-16 bits No Alto
Succesive
Medio 10-16 bits Escasa Bajo
Approximation
Integrating Lento 12-18 bits Buena Bajo
Sigma-Delta Lento 12-24 bits Muy buena Bajo
 2. Conversores A-D
Comparación de tecnologías de ADC
 2. Conversores A-D
Comparación de tecnologías de ADC

Los conversores Slope ADCs son cada vez menos convenientes.

 2. Conversores A-D
Comparación de tecnologías de ADC

Además el precio de los conversores se reduce año tras año…

Veamos en detalle cada una de las tecnologías de conversores A-D…

 2. Conversores A-D
a. ADC – Flash converters
Realiza la conversión de manera
inmediata en una única operación.

La salida de la cadena de
comparadores es
inherentemente digital.

La cadena de resistores
imposibilita más de ~8 bits
de resolución (255 resistores)
y/o impone un costo muy elevado.
 2. Conversores A-D
a. ADC – Flash converters (ejemplo)
 2. Conversores A-D
a. ADC – Flash converters (importancia del layout en la velocidad)
 2. Conversores A-D
b. ADC – Time Interleaved
La idea de estos conversores (TI-ADC) es usar un sistema de M canales en
paralelo, que convierten alternativamente a la señal y alimentan a un MUX.

El resultado es un conversor M veces más rápido que cada conversor individual.

 2. Conversores A-D
b. ADC – Time Interleaved
 2. Conversores A-D
b. ADC – Time Interleaved
Es fundamental ecualizar los M canales y hay varias alternativas:

Los resultados
son muy
impresionantes
(ejemplo del
“Advanced
Filter Bank” del
AD12400):
 2. Conversores A-D
c. ADC – Succesive Aproximation
- Es apto para aplicaciones de baja
resolución y velocidad.
- Por su bajo costo se suele integrar
en la mayoría de microcontroladores
Su algoritmo interno es el siguiente:
 2. Conversores A-D
c. ADC – Succesive Aproximation (ejemplo)
 2. Conversores A-D
d. ADC – Pipelined subraging
Utilizan una estructura en cascada, tipo tubería (pipeline), donde la conversión se
realiza sucesivamente sobre fracciones cada vez menores de Vin (subraging).
Por ejemplo, en un ADC subraging de 4 etapas de rango 0-1 Volts y una señal de
entrada de 0.7 Volts el funcionamiento sería el siguiente:

1011
Ejercicio: repitan ustedes para el caso Vin = 0.4 Volts.
 2. Conversores A-D
d. ADC – Pipelined subraging (ejemplo)
Para un ADC subraging de 4 etapas de 1 bits y de rango 0-1 Volts, y una señal de
entrada de 0.4 Volts indique las tensiones y conversiones en cada etapa.

Resolución

0.8V
0.3

0.6V
0.1

0.4V
-0.1
0.2V
-0.3

1011
0 1 1 0  Output = 0110
 2. Conversores A-D
d.ADC – Pipelined subraging
Implementación para más bits:

Los ADC pipelined

subranging dominan actualmente
las aplicaciones de alta velocidad
(>5 MSPS) en video, procesamiento
de imágenes, comunicaciones, etc.
 2. Conversores A-D
d.ADC – Pipelined subraging (ejemplo)
 2. Conversores A-D
e. ADC - integración
• La señal de entrada se integra por un tiempo T (que se controla con R y C)
• Luego el integrador se descarga con una tensión VREF conocida y se mide tx.
• La conversión resulta de VREF,T y tx.
T tx tx
0
vin dt 
0
VREF dt Tvin  t xVREF vin  VREF
T

• La resolución depende de la cantidad de pulsos ck contabilizados durante tx.

• Hay una relación inversa entre resolución y velocidad de conversión.
 2. Conversores A-D
e. ADC - integración
• Ventaja: el ruido de frecuencia n/T es filtrado durante el proceso de integración
• Detalle: el valor de T depende de R y C, que varían con la temperatura y tienen
alta dispersión (sobre todo el capacitor)
 2. Conversores A-D
e. ADC – integración (ejemplo)
 2. Conversores A-D
f. ADC - Sigma Delta
 El lazo cerrado fuerza a que el valor
medio de B sea igual a VIN:
<B> = VIN

 La tensión <B> es controlada por la

densidad de unos y ceros del “BIT DATA
STREAM” en C :

 VIN  C : 1 - 0
 VIN  C : 0 - 1

Ver Simulación Interactiva  A partir de <C> se obtienen en D los

ADCTutorial.jar N-bits de salida mediante el filtro digital y
el decimador:
<C>  DOUT
 2. Conversores A-D
f. ADC - Sigma Delta
Una resolución de 24 bits implica medir una parte en 16.777.216 ( 0,059 ppm)

Para alcanzar esta resolución es imprescindible reducir el ruido de cuantización.

¿ Qué es el “ruido
de cuantización”?
 2. Conversores A-D
f. ADC - Sigma Delta
El error máximo de cuantización de un conversor
A/D ideal es de ±½ LSB
Considerando una distribución uniforme de la
probabilidad de error:
q

s 2s
q2 q
  t   s  t  dt   RMS 
2 2

q q 12 12

2s

Para una señal de entrada sinusoidal de

amplitud máxima:

q2N q2N
v t  sin  2 f  t  vRMS 
2 2 2
Señal auxiliar propuesta para el error
Siendo la relación señal/ruido cuantización:

 POT (v )   vRMS   3
SNR  10 log10    20 log10    20 log10  2 N
  20log 10  
SNR  6.02 N  1.76dB
 POT ( )    RMS   2

Para una resolución de N Bits

 2. Conversores A-D
f. ADC - Sigma Delta
• La señal está mezclada con el ruido:
El proceso de conversión consta de:
Sobre-muestreo
Filtrado digital
Decimación

• Muestreando a la frecuencia de Nyquist: Potencia

Señal
SNR  6.02 N  1.76dB espectral
¿ Y esto no es igual
que promediar
Ruido de K
cuantización
• Sobre-muestreando K veces, filtrando y muestras? Frecuencia
decimando:  Kf 2 
SNR  6.02 N  1.76dB  10log10  s  fs Kfs
fs Kfs
 fs 2  2 2

SNR  6.02 N  1.76dB  10 log10 K

Se consigue mejorar la SNR en

un factor de K
 2. Conversores A-D
f. ADC - Sigma Delta
 Modelo del ruido de cuantización:

Potencia
• La ecuación del lazo resulta: Señal

1
Y  X -Y   Q
f Ruido de
cuantización

• Despejando la señal de salida: Frecuencia

X Q f fs Kfs
fs Kfs
Y  2 2
f 1 f 1
Se reduce notablemente
el ruido de cuantización!!
 f  Y ≈ X (Q ≈0)
 f  Y ≈ Q (X ≈0)
 2. Conversores A-D
f. ADC - Sigma Delta
• Aumentando el orden del modulador se
obtienen mejores SNR:

Conversor Σ-Δ de segundo orden

• Para comparar la SNR obtenida con

la de un conversor ideal se define:
SNR  1.76dB
ENOB 
6.02dB
Effective Number of Bits
 2. Conversores A-D
f. ADC - Sigma Delta (ejemplo de diseño)
• Digitalizar una señal de audio de
20Hz - 20kHz con una resolución
de 16bits y una SNR de 80dB

• Solución:
Existen dos alternativas:
 Utilizar un Σ-Δ de tercer orden.
Esto implica un K de 26:
fs = 20kHz x 2 x 26 = 1.04MHz 26 85

 Utilizar un Σ-Δ de segundo orden.

Esto implica un K de 85:
fs = 20kHz x 2 x 84 = 3.36MHz

El ENOB será de: (80dB – 1.76dB)/6.02 = 13bits

- Sólo 13bits de los 16bits contendrán información libre de ruido.

Importante: El Σ-Δ de 3 orden requiere complejos sistemas de estabilización del lazo.

 2. Conversores A-D
f. ADC - Sigma Delta
Ventajas:
La mayor parte del sistema es digital:
- Posibilidad de alta integración en μC, DSP, etc.
- No existen derivas térmicas ni temporales.
- Bajo costo.
La alta tasa de sobre-muestreo y la baja precisión de la conversión analógica implica:
- No se requiere circuitos externos de sample & hold
- No se requieren filtros antialiasing (Ej. RC pasa-bajos)
El filtro digital permite obtener:
- Excelente figura de ruido
- Minimización del ruido en puntos críticos (Ej. 50/60 Hz)
- Nivel de ruido independiente de la amplitud de la señal
Es un diseño inherentemente monotónico y lineal
- Ideal para lazos cerrados de control

Desventajas:
Limitación en la velocidad de conversión debido a la necesidad de sobremuestreo.
Problemas en sistemas multiplexados debido a la latencia del filtro digital:
- Sin embargo, en estos casos la solución más económica y conveniente es
colocar un circuito integrado con varios Sigma-Delta incorporados.
 2. Conversores A-D
f. ADC - Sigma Delta (ejemplo)

Figure 6. Schematic of the AD7793

 2. Conversores A-D
f. ADC - Sigma Delta (ejemplo)

Figure 6. Schematic of the AD7793

 2. Conversores A-D
f. ADC - Sigma Delta (simulación en LTspice)

Figure 6. Schematic of the AD7793

3. Conversores D-A
 3. Conversores D-A
Introducción
• Un DAC convierte una entrada digital a una señal analógica de salida
(generalmente voltaje).
 3. Conversores D-A
a. DAC - Red de resistencias ponderadas
• El siguiente circuito permite convertir una señal digital en una analógica:

El problema es que para lograr mucha resolución se requiere resistencias de

mucha exactitud que cubran un rango muy amplio de valores.
 3. Conversores D-A
b. DAC - Red de resistencias R-2R
• El siguiente circuito sólo utiliza resistores de valor R y 2R:

De esta manera ya no se requieren resistencias de mucha exactitud que cubran

un rango muy grande de valores, como el DAC de resistencias ponderadas.
 3. Conversores D-A
Caracterización de DACs
• Se ingresa con una señal sinusoidal y se analiza el resultado:
FIN.