CIRCUITOS DIGITALES AVANZADOS

• TEMA:
• CPLD
• INTEGRANTES:
• Juan Fernando Auquilla
• Daniela Carrera.
• Carlos Cují.
• FECHA:
• 01/04/2019
CPLD
Complex programable logic device (circuitos complejos de lógica
programable).
Es un chip que puede emular el funcionamiento de miles de puertas
logicas interconectadas entre sí.
Cuenta con varios pines de entrada y salida de manera que se puede
implementar un circuito combinacional con algo de memoria bastante
complejo.
• Los CPLD son reprogramables
• Son la evolución de lo que fueron los PLD, circuitos con el mismo
funcionamiento pero más simples.
• Contienen una matriz programable que configura la función que
desempeña el chip.
• Esta matriz recibe por entradas los valores eléctricos de los pines y
los valores anteriores del estado. Según esa entrada se generan los
valores de la función para los pines de salida y los nuevos valores de
los bits de estado, y así sucesivamente, sincronizado todo por un reloj
que puede llegar a los 200 MHz.
• Los CPLD se programan desde el ordenador pero hace falta un
dispositivo programador compatible JTAG
 TIPOS
• Los CPLDs están disponibles en varios encapsulados:
• Altera MAX CPLD esta empaquetado como PLCC (Plastic-
leaded chip carrier), también llamado Quad-Flat-J-Leg
Chipcarrier (QFJ)
• Encapsulados PLCC pueden ser cuadrados o rectangulares.
Número de pines oscila entre 20 y 84, espaciado de pines de
1,27 mm (0,05 pulgadas).
• XC9572XL VQG64 10I - éste tiene 64 pines, 52 de ellos configurables como
entrada/salida. también es bastante rápido, con 10 ns de retraso, o 100 mhz de
operación. lo malo es que se ha de alimentar a 3.3v, aunque los pines son
tolerantes a 5v.
• XC957215PCG44C - éste es más antiguo, va a 5V y tiene menos pins (36 de
E/S).
• Ambos tienen el 72 en su nombre, que significa que tienen 72 macroceldas o bits
de estado, de los cuales 52 están disponibles en pines de salida, en el modelo
de 3.3V, y 36 están disponibles en el de 5V. 72 macroceldas es un término
medio-bajo, hay CPLD en esta misma gama con 4 veces más, y los hay con la
mitad.
• Colección de PLDs individuales dentro de un chip.
• Estructura de interconexión que permite a los PLDs estar
conectados entre si dentro del chip.
• Macrocelda es la puerta OR combinada con la circuitería
adicional (FFs, Mux, buffer de tres estados).
Ha desarrollado tres familias de la categoría CPLD.
MAX5000, MAX7000 y MAX9000.
El MAX5000 representa la tecnología más antigua que
ofrecen soluciones de costo efectivo. 1988 ALTERA: MAX5000
El MAX7000 ofrece altas capacidades lógicas y mayor
desempeño en velocidad.
El MAX9000 ofrece una mayor capacidad lógica.

Son similares a los dispositivos AMD y

Lattice en muchas maneras.
CYPRESS SEMICONDUCTOR: CYPRESS 1988 El Cypress CPLD, llamado FLASH370,
esta basado en tecnología FLASH
EEPROM.

Lattice pLSI que consiste en tres familias de EEPROM de

CPLD.
1983 LATICCE SEMICONDUCTOR: CYPRESS
ispLSI que son los mismos dispositivos pLSI, con la diferencia
de los ispLSI son programables en el sistema

Se crearon las matrices

PLA(1975) y PAL(1978). Por la
PLAs y PALs 1975 y 1978 facilidad de programacion y
el reducido coste de estructura
PAL.

La memoria PROM (Programmable Read Only Memory) fue

inventada en 1956
EPROM en 1971 (Eraseable Programmable read only 1956 y 1971 PROM - EPROM
memory)
 Existen 2 diferencias con un PAL: 1.
Existe un colocador de productos
entre la AND y las macroceldas. 2. 2009 Mach 4 de AMD
Hay una matriz de conmutación
entre las OR y las terminales de
E/S.
Los PLDs internos se denominan bloques
funcionales configurables (GSA o ECPF)
The Xilinx 9500-series CPLD 2006 Cada FB tiene 36 entradas y 18
Macrocells (efectivamente un "36V18")

Ofrecen el modelo XC7000 y el

XC9500.
Hay dos familias principales en el
XC7000: la serie 7200 y 7300.
1999 XILINX: XC7000
Finalmente el XC9500 ofrece la
programación dentro del circuito.
Mach 1 Y 2 consiste en el modelo
22V16PALs.
Mach 3 y 4 consiste en el modelo
AMD: MACH 1 1997 34V16PALs
Mach 5 ofrece modelos parecidos a los
anteriores pero con mayor desempeño en
ATF1500 con 32 macrocélulas
velocidad.
mejoradas, seguido por los
miembros de la familia ISP,
ATF1502 con 32 macrocélulas, 1996 ATMEL: ATF1500
ATF1504 con 64 macrocélulas y
ATF1508 con 128 macrocelulas.
El ATF1502ASV es un dispositivo lógico
programable de alto rendimiento y de alta
densidad (CPLD) que utiliza la probada 2006 ATMEL: ATF1502ASV
tecnología eléctricamente borrable de Atmel.
Con 32 Logic macrocells y hasta 36 entradas,
integra fácilmente El dispositivo CoolRunner-II 64-Macrocell está
diseñado para aplicaciones de alto rendimiento
y baja potencia. Este dispositivo consiste en
XILINX: XC2C64 CoolRunner-II 2005 cuatro bloques de la función interconectada por
una matriz de interconexión avanzada de baja
potencia (AIM).
La familia de ispLSI 8000V de registro
intensivo, 3.3V SuperBIG en el sistema de
los dispositivos de lógica programables se
basa en Megablocks rápido de 120 2002 Lattice: ispLSI 8840V
macrocelulas y una estructura global de
enrutamiento plano (GRP).
El MACH445 es un miembro del alto
rendimiento de EE CMOS de la familia
MACH445 2000 MACH 4. Este dispositivo tiene
aproximadamente doce veces la
La Flash370, no programan en el circuito. capacidad Macrocell del PAL22V10
Proporcionan mas entradas/salidas que popular.
sus competidores.
Los dispositivos pequeñoa tienen 32 2000 Cypress FLASH370
macroceldas (grandes:256) y 32
entradas/salidas (grandes:256).
BIBLIOGRAFIA