Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Computadores
Aula 9
REGIS
ARMAZENAMENTO
CAPACIDADE DE
TRADORES
VELOCIDADE
MEMÓRIA CACHE
CUSTO
MEMÓRIA
PRINCIPAL (RAM)
6- MP (REM) RDM
RESUMO DE CONCEITOS
• Organização da memória principal células
Total = 4G x 2B = 8GB
EXERCÍCIO 2
Quantos bits o registrador de endereços deve ter para
endereçar uma memória de 4GB onde cada célula possui
64 bits?
EXERCÍCIO 2
Quantos bits o registrador de endereços deve ter para
endereçar uma memória de 4GB onde cada célula possui
64 bits?
REM 29 bits
MEMÓRIA CACHE
O acesso a cache é transparente para a aplicação e para o
sistema operacional, uma vez que todo o gerenciamento da
memória cache é feito por hardware
O processador inicia a operação de leitura para o endereço
desejado da Memória Principal
O sistema de controle da cache intercepta o endereço e
conclui se o dado solicitado está ou não armazenado na
cache. Um acerto é denominado cache hit e a falha é
denominada cache miss
Se ocorrer um cache miss o controlador da memória principal
é acionado para localizar o dado na memória, transferindo-o
para a cache. Um novo acesso é feito a memória cache
O PORQUÊ1 DA CACHE E COMO FUNCIONA2
1. Diferença de velocidade entre processador e
memória principal
2. Princípio da localidade
TEMPORAL
Se um item é referenciado, tende a ser referenciado novamente.
Exemplo: loops (instruções e dados)
ESPACIAL
Se um item é referenciado, itens cujos endereços são próximos
tendem a ser referenciados em seguida.
Exemplo: acesso a dados de um array
ORGANIZAÇÃO DA CACHE
• A memória cache é organizada em um conjunto de L
linhas, sendo cada linha constituída de X bytes
Exercícios