ARQUITECTURA DE

COMPUTADORAS

ING. MAGALI GIANINA GONZALES PACO

1 /38

Mapa Conceptual de la Sesin

Proceso

Bus

Memoria

E/S

2 /38

VISION GENERAL DE UN SISTEMA

DE COMPUTO

3 /38

Elementos Bsicos
Procesador
BUS del Sistema
Comunicacin entre el
procesador, la memoria y
los mdulos de E/S

Memoria Principal
Es la memoria real o
memoria principal
Voltil
Acceso aleatorio

Mdulos de E/S
Dispositivos de memoria secundaria
Equipos de comunicacin
Terminales
4 /38

Componentes de Alto Nivel

Procesador. CPU
Memoria Principal. Memoria Real o Primaria
Mdulos de E/S. Dispositivos de Entrada/Salida (DES)
Interconexin de sistemas. BUS
MAR (Memory Address Register). Registro de memoria
direcionable, direccin de la siguiente R/W en memoria.
MBR (Memory Buffer Register). Registro de memoria
intermedia. Datos ledos o por escribir en Memoria.
IOAR (Input/Output Address Register). Direccin de un
DES.
IOBR (Input/Output Buffer Register). Intercambia datos
entre el DES y el Procesador.
5 /38

PROCESADOR

6 /38

Registros del Procesador

1. Registros visibles al usuario
Permite que el programador minimice las referencias
a la memoria principal.
2. Registros de control y de estado
Usado por el procesador para controlar la operacin
del procesador
Usado por las rutinas del SO para controlar la
ejecucin de programas

7 /38

1. Registros Visibles al Usuario

Puede ser referenciada por lenguaje de mquina.
Disponible para todos los programas:
(de aplicacin y del sistema).
Los tipos de registros
Registros de Datos. (AX, BX, CX y DX)
Registros de Direccin
Registro ndice (SI, DI)
Puntero de Segmento (CS, DS, SS, ES).
Puntero de Pila (SP, BP)

8 /38

1. Registros Visibles al Usuario

Registros de Datos:
AX. Para las operaciones de E/S, las correcciones
decimales, las multiplicaciones, las divisiones y las
translaciones.
BX. Registro base para direccionar una posicin de
memoria con el modo de direccionamiento indirecto
con el registro base.
CX. Contador de datos en las manipulaciones de
cadenas de caracteres.
DX. Para las multiplicaciones y divisiones asocindolo
con AX, o de registro de direccionamiento indirecto
para direccionar un puerto de E/S.
9 /38

1. Registros Visibles al Usuario

Registros de Direccin:
Registro ndice (SI y DI)
El direccionamiento indexado implica adicionar un
ndice a un valor base para obtener una direccin.
Puntero de Segmento (CS, DS, SS y ES).
Cuando la memoria es dividida en segmentos, la
memoria es referenciada por un segmento y un
desplazamiento.
Puntero de Pila (SP, BP).
Puntero a la cima de la pila

10 /38

2. Registros de Control y de Estado

Contador de Programa (PC)
Contiene la direccin de una instruccin a ser leda

Registro de Instruccin (IR)

Contiene la instruccin ms recientemente leda

Palabra de Estado de Programa:

(PSW: Program Status Word )
Cdigos de Condicin
Signo, Cero, Acarreo, Igualdad, Desbordamiento

Habilitar/deshabilitar interrupciones
Modo Supervidor

11 /38

Modos de Operacin
Los microprocesadores dos modos de funcionamiento:
El modo real. Operacin bsica del P.
El modo protegido, en el que surgen capacidades
nuevas, como memoria virtual, proteccion de
segmentos.

12 /38

Ejecucin de Instrucciones
La tarea ms importante de un
computador es ejecutar programas.
Los programas constan de un conjunto de
instrucciones y datos almacenados en la
memoria.
Pasos:
El procesador lee la instruccin
memoria.
El procesador ejecuta la instruccin.

desde

El procesamiento de una instruccin

simple se denomina ciclo de instruccin

INICIO

Leer la
siguiente
instruccin

Ejecutar la
instruccin

FIN

13 /38

Lectura y ejecucin de instrucciones

Al inicio de cada ciclo de instruccin el procesador lee
una instruccin de la memoria, en el registro de
instruccin.
El contador de programa
(PC: program counter) tiene la direccin de la
siguiente instruccin a ser leda.
El PC se incrementa luego de cada lectura.
La direccin cargada en el PC puede ser alterada.

14 /38

Registro de Instruccin
La instruccin leda se carga en un registro conocido
como registro de instruccin.
Tipos de Instrucciones:
Procesador-memoria
Se transfieren datos entre el procesador y la memoria y viceversa.

Procesador-E/S
Se transfieren datos de y hacia los dispositivos perifricos

Procesamiento de Datos
Operaciones aritmticas o lgicas con los datos

Control
Alteracin de la secuencia de instrucciones a pedido de otra
instruccin.

15 /38

Acceso directo a Memoria (DMA)

Los intercambios de E/S ocurren directamente con la
memoria principal.
El procesador entrega autoridad para que los mdulos
de E/S lean y escriban directamente en memoria.
Releva al procesador de la responsabilidad del
intercambio
El procesador est libre para hacer otras cosas.
Resultado: interrupcin
Indica estado de terminacin (OK, ERROR)
Una interrupcin por bloque, no por byte

16 /38

E/S y acceso directo a memoria

UCP
UCP

memoria
memoria

dispositivos
dispositivosde
de
entrada/salida
entrada/salida

instrucciones de E/S

17 /38

Interrupciones
Una interrupcin es la suspensin de la secuencia
normal de ejecucin de un proceso.
Permite mejora la eficiencia del procesamiento.
Permite que el procesador ejecute otras instrucciones
mientras que una operacin de I/O est en proceso.
Es la suspensin de un proceso causado por un
acontecimiento externo a ese proceso y ejecutado de tal
forma que el proceso pueda ser reasumido ms
adelante.

18 /38

Interrupciones
Supongamos que el procesador transfiere datos hacia
una impresora, utilizando el esquema bsico propuesto.
Luego de ejecutar una instruccin ESCRIBIR(data,
print), el procesador debe esperar y permanecer
desocupado hasta que la impresora le avise, que ya
termin o acerca de un error.
La duracin de la pausa puede ser del orden de varios
cientos o miles de ciclos de instruccin.
Es claro el derroche en el uso de los recursos.

19 /38

Tipos de Interrupciones
De Programa. Generadas por la ejecucin de alguna
instruccin tales como:

Overflow (desbordamiento aritmetico)

Division por zero
Intento de ejecutar una instruccin ilegal de la mquina
Referencia fuera del espacio de memoria permitido para el
usuario

De Reloj. Generadas por el reloj interno del procesador

(funciones regulares)
De E/S. Generadas por el controlador de E/S, para
indicar termino de E/S, condiciones de error.
Por falla de Hardware. Error de paridad, falta de energa.

20 /38

Administracin de Interrupciones
Es un programa que determina la naturaleza de la
interrupcin y ejecuta la accin que sea necesaria.
El control es transferido a este programa.
Por lo general es parte del S.O.
Se denomina Rutina de Servicio de Interrupciones
(ISR: Interrupt service routine) (interrupt handler).

21 /38

Mltiples Interrupciones
Se pueden presentar interrupciones simultneamente o
mientras se est ejecutando la ISR, se puede presentar
una nueva interrupcin.
Se deshabilitan las interrupciones mientras una
interrupcin est siendo procesada.
El procesador no hace caso de cualquier nueva seal
de peticin de la interrupcin.

22 /38

Mltiples Interrupciones
Orden Secuencial
Se deshabilitan las interrupciones para
que el procesador puede completar la
tarea.
Las siguientes interrupciones permanecen
pendientes hasta el procesador habilite las
interrupciones.
Despus de que ISR completa la tarea, el
procesador verifica para interrupciones
adicionales

Prioridades.
Interrupciones de alta prioridad la causa
interrupciones de baja prioridad esperen.
Causas que una IRS de baja prioridad
pueda ser interrumpido.
Por ejemplo cuando una entrada llega
desde la lnea de comunicacin, necesita
ser absorbida rpidamente para hacer
ms sitio para la siguiente entrada.

Multiprogramacin
Cuando el procesador tiene ms de un programa para
ejecutar
La secuencia de programas son ejecutados
dependiendo de su prioridad relativa y si ellos estn
esperando por I/O.
Despus de que una ISR se completa, el control puede
no ser retornado al programa que estaba ejecutando en
el momento de la interrupcin.

24 /38

BUSES

25 /38

Buses
Son las pistas de cobre que se encuentran en la placa
madre, que se encargan de transportar datos o pulsos.
Bus de control. que consiste en una lnea que detecta
las seales de entrada y de otra lnea que genera
seales de control desde el interior de la CPU.
Bus de direccin. una lnea unidireccional que sale
desde el procesador y que gestiona la ubicacin de los
datos en las direcciones de la memoria.
Bus de datos. una lnea de transmisin bidireccional
que lee los datos de la memoria y escribe nuevos datos
en sta.
26 /38

MEMORIA

27 /38

Jerarqua de Memoria
Registros

Cache
Memoria Principal
Memoria Secundaria
<Disco Magntico>

Cinta magntica
Costo
/ bit

Tiempo
Acceso

Capacidad

28 /38

Memoria Cache
La memoria Cache es una clase de memoria especial de
alta velocidad que esta diseada para acelerar el
proceso de las instrucciones de memoria en la CPU.
La CPU puede obtener las instrucciones y los datos
ubicados en la memoria cache mucho ms rpidamente
que las instrucciones y datos almacenados en la
memoria principal.
Cuantas ms instrucciones y datos la CPU pueda
obtener de la memoria cache, ms rpido ser la
computadora.

29 /38

Memoria Cache
Es invisible al SO.
Incrementa la velocidad de la memoria.
La velocidad del procesador es mayor que la velocidad
de la memoria

Memoria Cache
Contiene una porcin de la memoria principal.
El procesador primero verifica la memoria cache.
Si no se encuentra en la memoria cache, el bloque de
memoria conteniendo la informacin necesaria es
movida a la memoria cache.

Diseo de la Memoria Cach

Tamao del cach.
Los caches pequeos tienen un impacto significante en
el desempeo.
Tamao del bloque.
es la unidad de intercambio de datos entre el cach y la memoria principal.

A medida que los tamaos de bloque aumenta, la tasa

de aciertos, aumenta al inicio (principio de la cercana),
pero luego comienza a disminuir dado que el bloque se
hace mayor y la probabilidad de uso de un dato
recientemente ledo se hace menor que la probabilidad
de reutilizar el dato ubicado en la memoria cach.

32 /38

Diseo de la Memoria Cach

Funcin de correspondencia
Determina la ubicacin qu ocupar el bloque en la memoria
cach. hay sitio?
El algoritmo del reemplazo.
Determina qu bloque para reemplazar si no hay sitio
Algoritmo LRU. Least-Recently-Used (el usado hace ms
tiempo)
Poltica de escritura.
Cundo tiene lugar la operacin de escritura en memoria?

Cada vez que el bloque se actualiza.

Cada vez que el bloque se reemplace.
Minimiza la operacin de la memoria.
Deja la memoria en un estado obsoleto.
33 /38

ENTRADA/SALIDA

34 /38

Operaciones

Las operaciones de E/S hacen uso de las siguientes

tres tcnicas:
1. E/S programada
2. E/S dirigida por interrupciones.
3. Acceso Directo a Memoria

35 /38

1.

E/S Programada

Cuando ocurre la interrupcin, el

procesador lanza la IRS.
El mdulo de E/S realiza la
accin, no el procesador.
El mdulo de E/S pone los bits
apropiados en el registro de
estados de E/S.
No ocurren interrupciones.
El procesador verifica el estado
hasta que la operacin se
complete.
La
verificacin
se
hace
repetidamente.

No
listo

Emitir orden de
lectura al mdulo
de E/S

CPU E/S

Leer estado del

mdulo de E/S

E/S CPU

estado?

Condicin de Error

Listo

No

Leer palabra del

mdulo de E/S

E/S CPU

Escribir palabra
en memoria

CPU Memoria

Hecho?
Si
Siguiente instruccin

2.

E/S Dirigida por Interrupciones

El procesador es interrumpido
cuando el mdulo de E/S esta listo
para intercambiar datos
El procesador esta libre hacer otros
trabajos.
No existen esperas innecesarias.
Consume mucho tiempo del
procesador porque cada palabra
leda o escrita pasa a travs del
procesador.
La velocidad est limitada por
velocidad en que el procesador
verifica.

Emitir orden de
lectura al mdulo
de E/S

Leer estado del

mdulo de E/S

estado?

CPU E/S
Hacer otra cosa

Interrupcin
E/S CPU

Condicin de Error

Listo

No

Leer palabra del

mdulo de E/S

E/S CPU

Escribir palabra
en memoria

CPU Memoria

Hecho?
Si
Siguiente instruccin

37 /38

3.

Acceso Directo a Memoria

Transfiere un bloque de datos

directamente, desde o hasta la
memoria.
Una interrupcin es enviada cuando
la tarea es completada.
El procesador es involucrado solo al
inicio o al final de la transferencia.
El DMA se implementa a travs de
un mdulo separado o esta
incorporado en el mdulo de E/S.

Emitir orden de
lectura al mdulo
de E/S

CPU DMA
Hacer otra cosa

Emitir orden de
lectura al mdulo
de E/S

Interrupcin
DMA CPU

Siguiente instruccin

38 /38