Está en la página 1de 89

CONVERSION ANALOGICA A DIGITAL (ADC)

2007

INTRODUCCION

Un convertidor A/D toma un voltaje de entrada


analgico y despus de cierto tiempo produce un cdigo
de salida digital que representa la entrada analgica.

El proceso de conversin A/D es generalmente ms


complejo y largo que el proceso D/A, y se han creado y
utilizado muchos mtodos.

Varios tipos importantes de ADC utilizan un DAC como


parte de sus circuitos.

La temporizacin que realiza la operacin,


proporciona la seal de reloj de entrada.

La unidad de control contiene los circuitos lgicos para


generar la secuencia de operaciones adecuada en
respuesta al comando de INICIO, el cual comienza el
proceso de la conversin.

El comparador con amplificador operacional tiene dos


entradas analgicas y una salida digital que
intercambia estados, dependiendo cual entrada
analgica sea mayor.

la

ADC RAMPA DIGITAL


Una de las versiones ms sencillas del ADC general es la
figura 01, en ella se emplea un Contador Binario como
Registro y permite que el reloj incremente el estado del
contador un paso a la vez hasta que VAX>VA. El valor de VAX
debe superar a VA en a lo menos el voltaje umbral VT.
Este tipo de convertidor recibe el nombre de ADC de Rampa
Digital debido a que la forma de onda en VAX es una rampa
(una escalera) como la conocida salida en escala completa
de un ADC R/2R. Otro nombre con el que tambin se le
conoce es ADC tipo Contador.

CONVERSOR DE RAMPA DIGITAL


E n tra d a
A n a l g ic a
VA

Am p.O p

C om ando de
I n ic io

U n id a d d e
C o n tro l
R e lo j
FD C
F in d e C o n v e r s i n

C o n v e r tid o r
D /A

R e g is t r o

AX

R e s u lt a d o
D ig ita l

FIGURA 01

CONVERSOR DE RAMPA DIGITAL


En general los elementos que componen en forma lgica un
Conversor de seal Anloga a Digital son de preferencia:

Un contador
Un DAC
Un comparador analgico
Una compuerta AND de control

El proceso de conversin es especficamente por comparacin


entre el voltaje de entrada analgico VA y el voltaje del conversor
DAC, VAX.

CONVERSOR DE RAMPA DIGITAL

E n tra d a
A n a l g ic a
VA

R e lo j

Am p.O p

FDC

C o m p a ra d o r

R e s ta b le c e r

I n ic io
V
V

C o n v e r tid o r
D /A

C o n v e r s i n c o m p le ta
e l c o n t a d o r d e ja d e
c o n ta r

AX

C o n ta d o r

AX

FDC
R e s u lta d o
D ig ita l

tC
I n ic io

FIGURA 02

EJEMPLO.Asuma que el ADC de la figura 02 tiene las siguientes


caractersticas:

Frecuencia de reloj de 1Mhz


VT de 0.1 mV (voltaje umbral)
Salida del DAC a escala completa de 10.23 Volts
Una entrada de 10 bits

Determine los siguientes valores:


a. El equivalente digital obtenido para VA=3.728 V.
b. El tiempo de conversin, tc
c. La resolucin del convertidor
8

SOLUCION
a.- El DAC tiene una entrada de 10 bits y una salida de escala
completa de 10.23 V. Por tanto, el nmero de pasos posibles es
210 - 1=1023 pasos, de manera que el tamao de paso es:
10.23V / 1023 = 10 mV
Esto significa, que VAX aumenta en pasos de 10 mV cuando el
contador cuenta hacia arriba desde cero. Ya que VA=3.728 V y
VT=0.1 mV, VAX tiene que llegar a 3.7281 V ms antes de que el
comparador cambie al estado BAJO. Esto requerir que:
3.7281 V / 10 mV = 372.81 = 373 pasos
Al trmino de la conversin, el conversor contendr el equivalente
binario de 373, que es 0101110101. Este es el equivalente digital
deseado para VA=3.728 V que produce este ADC.
9

b.- Se necesitaron 373 pasos para completar la conversin. En


consecuencia, ocurrieron 373 pulsos de reloj a razn de uno
por microsegundo. Esto da un tiempo total de conversin de
373 s.
c.- La resolucin de este convertidor es igual al tamao de
paso del convertidor D/A, que es 10 mV. En porcentaje es :
(1 / 1023 ) * 100% = 0.1 %

10

EJEMPLO
Para el mismo ADC del ejemplo anterior, determine el rango
aproximado de voltajes de entrada analgicos que producirn
el mismo resultado digital 01011101012=37310
SOLUCION
En la tabla siguiente se muestra el voltaje de salida ideal para
el DAC, VAX, para varios pasos alrededor del nmero 373.
PASO

VAX (V)

371

3.71

372

3.72

373

3.73

374

3.74

375

3.75

11

Si VA es un poco menor que 3.72 V (por una cantidad menor que


VT), entonces (FDC)' no cambiar al estado BAJO cuando VAX
alcance al paso 3.72 V, pero lo har cuando el paso sea 3.73 V.
Si VA es un poco menor que 3.73 V (por una cantidad menor que
VT), entonces (FDC)' cambiar al estado BAJO slo cuando VAX
alcance el paso de 3.74 V. De este modo, siempre y cuando VA
se encuentre de manera aproximada entre 3.72 V y 3.73 V,
(FDC)' cambiar al estado BAJO cuando VAX alcance el paso
correspondiente a 3.73 V.
El rango exacto de valores para VA es:
3.72 V - VT a 3.73 V. - VT
Pero ya que VT es muy pequeo, se puede afirmar que el rango
es aproximadamente 3.72 V a 3.73 V, rango igual a 10 mV, cifra
que es igual a la resolucin del DAC. La figura 03 ilustra el
12
ejemplo.

AX

V o lts

3 .7 5
3 .7 4
3 .7 3
3 .7 2
3 .7 1

R a n g o a p ro x im a d o d e v a lo re s
d e V A q u e p ro d u c e n u n a
s a lid a d ig ita l = 3 7 3

FIGURA 03
13

RESOLUCION Y EXACTITUD DEL ADC


La Resolucin del ADC es igual a la resolucin de DAC que
contiene.
El voltaje de salida VAX es una forma de onda en escalera que
aumenta a pasos discretos hasta exceder VA. De este modo,
VAX es una aproximacin al valor VA y lo mejor que se puede
esperar es que VAX se encuentre dentro de 10 mV de VA si la
resolucin (tamao de paso) es 10 mV.
La resolucin tambin puede considerarse como un error que
forma parte del convertidor y al que a menudo se hace
referencia como "error de cuantizacin".

14

El error de cuantizacin, se puede reducir mediante el


incremento del nmero de bits en el contador y en el DAC, se
especifica algunas veces como error de +1 LSB; esto indica
que el resultado puede alejarse, con mucho, una cantidad igual
al factor de ponderacin asociado con el LSB.
La entrada VA puede tomar un nmero infinito de valores de 0 a
F.S. Sin embargo, la aproximacin VAX solo puede tomar un
nmero finito de valores discretos. Esto significa que un
pequeo rango de valores de VA tendr la misma
representacin digital. En el ejemplo anterior se vi que todos
los valores de VA que oscilan entre 3.72 V a 3.73 V, requerirn
de 373 pasos, lo que da como resultado la misma
representacin digital. En otras palabras, VA debe cambiar por
10 mV (que es la resolucin) para producir un cambio en la
salida digital.
15

Como sucede con el DAC, la exactitud no se relaciona con la


resolucin sino que depende de la precisin de los
componentes del circuito, como el comparador, las resistencias
de precisin del DAC e interruptores de corriente, las fuentes
de referencia, etc.
Una especificacin de error de 0.1% F.S. indica que el
resultado del ADC puede alejarse 0.1% de F.S. debido a
componentes no ideales.
Este error aparece adems del error de cuantizacin debido a
la resolucin. Estas dos fuentes de error son generalmente del
mismo orden de magnitud para un determinado ADC.

16

EJEMPLO
Cierto ADC de 8 bits tiene una entrada de escala completa
de 2.55 V (es decir, VA=2.55 V produce una salida digital de
11111111). Tiene un error especificado de 0.1% F.S.
Determinar la cantidad mxima para la salida VAX que la
salida puede diferir de la entrada analgica.

17

SOLUCION
El tamao de paso es 2.55 / (28 - 1), que es exactamente 10 mV.
Esto significa que an si el DAC no tiene imprecisiones, la salida
VAX podra variar tanto como 10 mV debido a que VAX solamente
puede cambiar en pasos de 10 mV; este es el error de
cuantizacin.
El error especificado de 0.1 % F.S. es:
0,1% * 2.55 V = 2.55 mV.
Esto significa que el valor de VAX puede alejarse tanto como 2.55
mV debido a las imprecisiones de los componentes. Por
consiguiente, el posible error total podra ser tanto como:
10 mV + 2.55 mV = 12.55 mV
18

Por ejemplo, asuma que la entrada analgica fue de 1.268


V. Si la salida del DAC tuviese una exactitud perfecta, la
rampa escalonada se detendra en el paso 127 (1.27 V).
Pero digamos que VAX se aleja -2mV, de modo que fue
1.268 V en el paso 127.
Este nuevo valor sera insuficiente para detener el proceso
de conversin; esto ocurrir en el paso 128.
En consecuencia, la salida digital sera 10000000 = 128
para una entrada analgica de 1.268 V lo que representa
un error de 12 mV.

19

TIEMPO DE CONVERSION tC
En la figura 02, se muestra el tiempo de conversin como el
intervalo de tiempo entre el final del pulso de INICIO y la
activacin de la salida (FDC)'.
El contador comienza a contar desde 0 hasta que el voltaje VAX
exceda VA, donde (FDC)' pasa a BAJO para terminar el proceso
de conversin. Debe quedar claro que el valor del tiempo de
conversin tC, depende de VA. Un mayor valor de VA requerir de
un mayor nmero de pasos para que el voltaje de la rampa
escalonada exceda VA.
El mximo tiempo de conversin se presenta cuando VA tiene un
valor un poco menor que el de la escala completa; en este caso
VAX tiene que esperar hasta el ltimo paso para activar la seal
20
(FDC)

Para un convertidor de N bits el tiempo de conversin es de:


tC(max) = 2N -1 ciclo de reloj
Por ejemplo el DAC del ejemplo anterior tendra un tiempo
mximo de conversin de:
tC(max) = (210 -1) x 1 us = 1023 us
Algunas veces se especifica el tiempo promedio de conversin,
como la mitad del tiempo mximo de conversin. Para el
convertidor Rampa Digital este ser:
tC(prom) = tC(max) / 2 = 2N-1 ciclos de reloj
21

La desventaja principal del mtodo de rampa digital es que el


tiempo de conversin se duplica esencialmente por cada bit que
se agrega al contador, de manera que la resolucin puede ser
mejorada slo con un tC mayor o ms largo.
Este ADC, es inadecuado para aplicaciones donde tienen que
efectuarse conversiones A/D repetitivas de una seal analgica
que cambia rpidamente. Sin embargo, para aplicaciones de baja
velocidad la simplicidad relativa del convertidor de rampa digital,
es una ventaja sobre los ADCs de alta velocidad ms complejos.

22

ADQUISICION DE DATOS
Entre las aplicaciones que suelen darse a los ADC y DAC, est la
de digitalizacin de informacin controlada por computadora. El
proceso por el cual una computadora adquiere informacin
analgica se conoce como adquisicin de datos. En esencia, la
computadora controla el proceso de adquisicin de los datos y su
almacenamiento en memoria. Bajo esta premisa, el computador
puede procesar los datos adquiridos y luego controlar una
aplicacin digital a anloga. Para esto ltimo, hace uso de los
convertidores ADC y DAC.

23

En la figura 04, la computadora est conectada a un convertidor


ADC del tipo rampa digital de 8 bits con el fin de adquirir datos
anlogos.
La computadora genera los pulsos de INICIO de conversin A/D.
La seal (FDC)' del ADC se realimenta a la computadora con el
fin de avisar cuando se ha completado una operacin de
conversin A/D.
Una vez verificada la presencia de esta seal (FDC)', almacena
en su memoria los datos digitales.
Tambin, es posible observar la seal a convertir, VA y la forma
escalonada de VAX que genera internamente el ADC.

24

Figura 04

25

Es posible apreciar que los tiempos de conversin son distintos


debido a los cambios constante de VA.
Por ejemplo se puede apreciar en la siguiente tabla tres datos
almacenados en memoria y su equivalente a VA:
Punto

Voltaje real
(V)

Equivalente
digital

1.74

10101110

1.47

10010011

1.22

01111010

26

En la figura 05, se aprecia la reconstruccin de una seal


digitalizada en 10 puntos (a,b,c,....,j). Se ilustra que esta seal,
por su caracterstica no presenta rpidos cambios de nivel
analgico y por consiguiente su reconstruccin a travs de un
DAC no presenta grandes diferencias con la seal original VA.

Si hubiera rpidos cambios de nivel en VA, es posible que el


conversor no sea capaz de detectarlos, perdindose valiosa
informacin para la reconstruccin analgica de la seal. Para
ello sera necesario tener perodos de tiempo de conversin
relativamente pequeos. Esto enfatiza la necesidad de tener
ADCs con tiempos de conversin mucho menores que los
ofrecidos por los de rampa digital

27

Figura 05
28

ADC DE APROXIMACIONES SUCESIVAS (CAS)


Este convertidor es uno de los ms utilizados a pesar de
poseer un circuito ms complejo que los de rampa digital.
Como caracterstica, posee un tiempo de conversin ms
pequeo que los de rampa digital y es de valor fijo y no
depende del valor de la seal analgica.
En la figura 06 a y b se ilustra un CAS. Se observa, que es
parecido al rampa digital, pero que no utiliza un circuito
contador, en vez de ello, hace uso de un registro de
almacenamiento temporal.

29

E n tra d a
A n a l g ic a
VA
V

AX

Am p.O p

R e lo j

C o m p a ra d o r

In ic io

L g ic a d e
C o n tro l

FDC

R e g is tro d e C o n tro l
M SB

LSB

D AC
V

Figura 06 a

AX

30

Figura 06 b

31

Como ejemplo, se ha seleccionado un convertidor sencillo de


cuatro bits con un tamao de paso igual a un volt.
En la prctica los CAS tienen muchos ms bits que los del
presente ejemplo.
Los cuatro bits del registro que sirven como entradas al DAC
tienen como factores de ponderacin 8, 4, 2 y 1 volt
respectivamente.
Asuma que la entrada analgica es VA=10.4 volt.
En la Figura 07 se aprecia el circuito del ejemplo

32

h a c i a la
l g i c a d e
c o n tro l

C o m p a ra d o r

E n tra d a
A n a l g i c a
V A = 1 0 .4 V

AX

12

C o n v e r s i n
c o m p le ta

11

d e s d e la
l g i c a d e
c o n tro l

R
E
G
I
S
T
R
O

M SB

v o lt s

DAC
Tam ao de
Paso
1V

10
9
8

AX
t0

Figura 07

t1

t2

t3

t4

t5

t6

T ie m p o

33

EJEMPLO
Un CAS de 8 bits tiene una resolucin de 20 mV. Cul sera la
salida digital para una entrada analgica de 2.17 V?
SOLUCION
Nmero de Pasos= 2.17 / 20 mV = 108.5
Luego el paso 108 producir VAX=2.16 V, mientras que el paso
109 producir un VAX=2.18 V.
El CAS siempre produce un VAX final que es el paso anterior a VA.
Por consiguiente, para el caso donde VA=2.17 V, la salida es
10810=011011002.
34

TIEMPO DE CONVERSION DEL CAS


En el CAS, la lgica de control recorre un bit del registro, uno
a la vez y lo pone en 1 y decide si lo mantiene o no en 1 y va
hacia el siguiente bit
El procesamiento de cada bit requiere de un ciclo de reloj, por
lo tanto, el tiempo total de conversin para un CAS de N bits
es de N ciclos de reloj, esto es:
tC para el CAS = N x 1 ciclo de reloj
Este tiempo de conversin siempre ser el mismo, sin
importar cual ser el valor de VA. Esto se debe a que la lgica
de control tiene que procesar un bit a la vez para determinar si
es necesario mantenerlo en 1.
35

EJEMPLO
Compare los tiempos mximos de conversin de un convertidor
ADC de rampa digital y un convertidor ADC de aproximaciones
sucesivas CAS de 10 bits, si ambos utilizan una frecuencia de
reloj de 500Khz.
SOLUCION
Para el convertidor de rampa digital, el tiempo de conversin es:
(2N-1) x (1 ciclo de reloj) = 1023 x 2 useg = 2046 useg.
Para el convertidor CAS , el tiempo de conversin siempre es 10
perodos de reloj o bien de 10 x 2 useg = 20 useg
Por tanto, el CAS es cerca de 100 veces ms rpido que el
convertidor de rampa digital.
36

Conclusin
Ya que los CAS tienen tiempos de conversin relativamente
rpidos, su uso en aplicaciones de adquisicin de datos
permite que se adquieran ms valores en un intervalo de
tiempo dado.
Esto es importante cuando los datos analgicos cambian a
una frecuencia relativamente rpida.

37

ADC de aproximaciones sucesivas ADC0804


Los diversos fabricantes de CI proporcionan ADCs con un
amplio rango de caractersticas de operacin. A
continuacin se muestra uno de los dispositivos ms
populares para tener una idea de lo que en realidad se
emplea en las aplicaciones de sistemas.
La Figura 08 presenta la distribucin de los terminales del
ADC0804, que es un CI de 20 terminales fabricado con
tecnologa CMOS y que lleva a cabo la conversin A/D
utilizando el mtodo de aproximaciones sucesivas.

38

+ 5V
V IN ( + )
V IN ( - )
T ie r r a
A n a l g i c a

(6 )

(1 1 )

CC

(7 )

(1 2 )

(8 )

(1 3 )
(1 4 )

REF

/2

R ELO J S AL
R ELO J E N T
C S
R D
W R

(9 )
(1 9 )

ADC 0804
8 - B IT

(1 5 )
(1 6 )

(4 )

(1 7 )

(1 )

(1 8 )

(2 )
(3 )

(5 )

(1 0 )

D
D

M SB

s a lid a s
d ig it a le s

IN T R

T ie rra
D ig ita l

Figura 08
39

Tiene dos entradas analgicas VENT(+) y VENT(-) que permiten


tener entradas diferenciales. En otras palabras, el voltaje real
de entrada VENT es la diferencia en los voltajes aplicados en
dichas terminales: VENT analgico = VENT(+) - VENT(-)
En mediciones hechas en un solo punto, la entrada analgica
se aplica en VENT(+), mientras que VENT(-) se conecta a la tierra
analgica. Durante la operacin normal, el convertidor utiliza
VCC=5 volts como voltaje de referencia y la entrada analgica
puede variar desde 0 hasta 5 volts, que es el valor a escala
completa (F.S.).
Convierte el voltaje analgico de entrada en una salida digital
de 8 bits. La salida es de tres estados, lo que permite conectar
el convertidor con facilidad con canales de datos. Con 8 bits,
la resolucin es de 5V/255 = 19.6 mV.
40

Tiene un circuito de reloj interno que produce una seal


de frecuencia igual a f=1/(1.1RC), donde R y C son los
valores de los componentes conectados al convertidor de
manera externa.
Una frecuencia tpica de reloj es de 606 kHz usando
R=10k y C=150pF.
Si se desea, tambin puede utilizarse un reloj externo;
ste se conecta a la terminal de RELOJ ENT del CI.
Al utilizar una frecuencia de 606 kHz, el tiempo de
conversin es aproximadamente 100 s.

41

Tiene conexiones a tierra por separado para los voltajes


analgicos y digitales.
La terminal 8 corresponde a la tierra analgica y se conecta
al punto comn que sirve como referencia en el circuito
analgico que genera dicho voltaje.
La terminal 10 es la tierra digital, que es la que utilizan todos
los dispositivos digitales que integran el sistema. (Observe
que se emplean diferentes smbolos para tierras diferentes).
La tierra digital es inherentemente ruidosa como
consecuencia de los rpidos cambios de corriente que tienen
su origen cuando los dispositivos digitales cambian de
estado. Aunque no es necesario utilizar una tierra analgica
aparte, hacerlo asegura que el ruido de la tierra digital no sea
la causa de un cambio prematuro en la salida del
comparador analgico que se encuentra dentro del ADC.
42

Este CI est diseado para ser conectado con facilidad al


canal de datos de un microprocesador. Por esta razn los
nombres de algunas entradas y salidas del ADC0804 tienen
su origen en las funciones que son comunes en los sistemas
basados en un microprocesador. Las funciones de entradas
y salidas son las siguientes:
(CS)'
Habilitacin del microcircuito [Chip Select]. Esta
entrada debe encontrarse con su estado activo en BAJO
para que las entradas (RD)' o (WR)' tengan efecto, Con
(CS)' en el estado ALTO, las salidas digitales se
encuentran en su estado de alta impedancia y no se lleva
a cabo ninguna conversin.

43

(RD)'
[READ]. Se emplea para habilitar los buffers de las
salidas digitales. Con (CS)' = (RD)' = BAJO, las terminales
correspondientes a las salidas lgicas tienen niveles lgicos
que representan el resultado de la ltima conversin A/D. La
microcomputadora puede entonces leer estos datos digitales
en el canal de datos del sistema.
(WR)'
[ESCRIBIR]. Un pulso BAJO es aplicado a esta
entrada para sealar el inicio de una nueva conversin. De
hecho es una entrada de inicio de conversin. Es llamada
entrada ESCRIBIR porque en una aplicacin tpica, una
microcomputadora generar un pulso "ESCRIBIR" (similar al
utilizado para escribir en memoria) que manejar esta entrada.

44

(INTR)' [INTERRUMPIR]. Esta salida ir a estado "ALTO" al


inicio de una conversin y retornar a "BAJO" al final de la
misma. Es en realidad una seal de salida de fin de
conversin pero es llamada INTERRUMPIR porque en una
situacin tpica se enva a la terminal correspondiente de un
microprocesador para obtener atencin del mismo y hacerle
conocer que los datos del ADC estn listos para leerse.
Esta es una entrada opcional que puede emplearse
VREF/2
para disminuir el voltaje de referencia interno y con ello
cambiar el rango analgico de entrada que el convertidor
puede manejar.

45

Cuando esta entrada VREF no est conectada, permanece en


2.5 volts (VCC/2), debido a que en este caso VCC se emplea
como referencia. Si se conecta un voltaje externo en este
terminal, la referencia interna cambia y su valor es el doble del
correspondiente al voltaje externo. En la Tabla siguiente se
ilustra este hecho:
VREF/2
Rango de entrada
Resolucin
analgico (V)
(mV)
Abierto

0-5

19.6

2.25

0 - 4.5

17.6

2.0

0-4

15.7

1.5

0-3

11.8
46

Salida de Reloj [CLK OUT]. Para utilizar el reloj interno, se


conecta una resistencia a esta salida. La seal de reloj interno
aparece en este terminal.
Entrada de Reloj [CLK IN]. Se utiliza como entrada de reloj
externo, o para conectar una capacitor cuando se hace uso de
reloj interno.
La Figura 09(a) muestra una forma de conexin comn entre
el ADC0804 y una microcomputadora para una aplicacin de
adquisicin de datos.

47

Figura 09

48

ADC PARALELO FLASH


El convertidor paralelo (flash) es el ADC ms rpido
disponible en la actualidad, pero requiere de ms circuitos
que los otros tipos de convertidores.
Un ADC paralelo de 6 bits requiere de 63 comparadores
analgicos, uno de 8 bits necesita de 255 comparadores y
el de 10 bits requiere de 1023.
El gran nmero de comparadores limita el tamao de los
convertidores paralelos.
En la actualidad se encuentran
convertidores paralelos de 2 a 10 bits.

en

el

mercado

49

El convertidor de la Figura 10(a) tiene una resolucin de 3


bits y un tamao de paso de 1 Volt.
El divisor de voltaje fija niveles de referencia para cada
comparador, de manera que haya siete niveles
correspondientes a 1 Volt (factor de ponderacin del LSB),
2V, 3V,...y 7V (escala completa).
La entrada analgica, VA, se conecta a la otra entrada de
cada comparador.
En la Figura 10(b) se aprecia la salida de los Comparadores
para los valores de voltaje ingresados y los cdigos BCD
correspondientes.

50

Figura 10a

51

Figura 10b
52

Tiempo de Conversin
El convertidor paralelo no utiliza ninguna seal de reloj porque
no requiere sincronizacin o secuenciacin.
La conversin se lleva a cabo de manera continua.
Cuando cambia el valor de la entrada analgica, las salidas
del comparador cambian y esto, a su vez, provoca un cambio
en las salidas del codificador.
El tiempo de conversin es el tiempo que debe transcurrir para
que aparezca una nueva salida digital como respuesta a un
cambio en VA, y depende slo de los retrasos de la
propagacin de los comparadores que forman parte de la
lgica del codificador.
Por esta razn, los convertidores en paralelo tienen tiempos
de conversin muy pequeos, por ejemplo, menos de 20 ns.
53

EJEMPLO
Determinar el cdigo binario de salida del ADC flash de tres bits
para la seal analgica de entrada de la Figura 11 y los impulsos
de muestreo mostrados (habilitacin del codificador). En este
ejemplo VREF=+8V.

Figura 11

54

SOLUCION
La Secuencia de salida resultante corresponde a los valores que
se enumeran y al cronograma que se muestra en la Figura 12 en
relacin con los impulsos de muestreo.

Figura 12

55

ADC de Rampa Digital Ascendente/Descendente (ADC de


Seguimiento)
Como se vio, el convertidor ADC de rampa digital es
relativamente lento debido a que el contador tiene que volver
a ponerse en cero al inicio de una nueva conversin. La
rampa escalonada siempre comienza en 0 volts y su nivel se
incrementa paso a paso hasta alcanzar un "punto de
conmutacin " donde VAX es mayor que VA, donde la salida
del comparador cambia hacia el estado BAJO. Ver Figura
13.
En realidad se desperdicia el tiempo que toma volver a
poner la rampa en cero e ir hacia el nuevo punto de
conmutacin.
El ADC de rampa digital ascendente/descendente utiliza un
contador ascendente/descendente para reducir este tiempo
desperdiciado.
56

E n tr a d a A n a l g ic a

C ir c u ito d e
C o n tr o l d e l
L a tc h

D O W N

U P CO NTADO R
C LK

C o m p a ra d o r

Q 1Q

EN

C LK

L a tc h e s

D5D

D 1D

D
D
D
D
D
D
D
D

O
1
2
3
4

S a l id a
B in a r i a

5
6
7

DAC

Figura 13

57

El contador reemplaza el contador


proporciona las entradas del DAC.

ascendente

que

Este contador est diseado para contar hacia arriba cada vez
que la salida del comparador indica que VAX<VA, mientras que
cuando VAX>VA el contador cuenta en forma descendente. De
este modo, la salida del DAC siempre aumenta en la direccin
indicada por el valor de VA.
Cada vez que la salida del comparador cambia de estado,
indica que VAX ha sido sobrepasado por el valor VA y que el
equivalente digital de VA se encuentra en el contador, por lo
que el proceso de conversin a terminado.
Cuando va a dar comienzo a una nueva conversin, el
contador no es puesto a cero, pero comienza a contar ya sea
en forma ascendente o descendente, lo que depende de la
salida del comparador, a partir de su ltimo valor.
58

ADC de Voltaje a Frecuencia


El ADC de voltaje a frecuencia es ms sencillo que los otros
ADCs, debido a que no hace uso de un DAC. En su lugar,
emplea un oscilador lineal controlado de voltaje (VCO), el cual
produce como salida una frecuencia que es proporcional al
voltaje aplicado a su entrada.
En este caso, el voltaje analgico que se desea convertir se
conecta a la entrada del VCO para generar una frecuencia de
salida. Esta frecuencia, se enva a un contador que cuenta,
durante un intervalo de tiempo fijo. El conteo final es
proporcional al valor del voltaje analgico.

59

Suponga que el VCO genera una frecuencia de 10 kHz por


cada Volt de entrada (esto es, 1 volt produce 10 kHz, 1.5 volts
producen 15 kHz, 2.73 volts producen 27.3 kHz, etc). Si el
voltaje analgico de entrada es de 4.54 volt, entonces la salida
del VCO es de 45.4 Khz; esta salida se enva a un contador
durante 10 ms, por ejemplo. Despus de dicho lapso, el
contador tendr una cuenta de 454, que es la representacin
digital de 4.54 volts.
Aunque este mtodo de conversin es muy sencillo, resulta
difcil alcanzar alto grado de exactitud dada la dificultad de
disear un VCO con una exactitud mayor que 0.1%.
Una de las principales aplicaciones de este tipo de convertidor
es en ambientes industriales de mucho ruido y donde se debe
transmitir seales analgicas de poca amplitud desde los
circuitos transductores hacia la computadora de control
60

Convertidor Analgico a Digital de Doble Pendiente


El convertidor de doble pendiente, es uno de los que tienen
mayor tiempo de conversin (por lo general 10 a 100 ms),
pero ofrece la ventaja de un costo relativamente bajo ya que
no requiere de componentes de precisin tales como DAC o
un VCO.
En su funcionamiento, utiliza una rampa de pendiente variable
y otra de pendiente fija.
Este tipo de convertidor se aplica comnmente a voltmetros
digitales y otros tipos de instrumentos de medida.
Utiliza un generador rampa (integrador), A1, para generar la
caracterstica de pendiente doble. En la Figura 14, se presenta
el esquema de un ADC de pendiente doble como referencia.

61

E n t r a d a A n a l g ic a ( V in )
S

C LO C K

R
-V

REF

C
+

In te g r a d o r
(g e n e r a d o r d e
Ram pa)
C o n tr o l d e In te r r u p to r

A
+

C LK
2

CO NTADO R

EN

L a tc h e s

C o m p a ra d o r
CLEAR

L g ic a d e
C o n tro l

D5D

D 1D

S a lid a B in a r ia
o BC D

Figura 14

62

La Figura 15(a), ilustra la conversin de un pendiente doble.


En el instante inicial se supone que el contador esta RESET y la
salida del integrador es cero. A continuacin, se supone que se
aplica a la entrada una tensin de entrada positiva por medio del
interruptor S1 que selecciona la lgica de control.
Puesto que la entrada inversora de A1 est a tierra virtual y
suponiendo que Vin es constante durante un perodo de tiempo,
circular entonces una corriente constante a travs de la
resistencia de entrada R, y por tanto a travs del condensador C.
El condensador C, se cargar linealmente ya que la corriente es
constante, por lo que dar lugar a una rampa de tensin lineal
negativa en la salida de A1, como se muestra en la Figura 15(a).

63

E n t r a d a A n a l g ic a
( V in )
S

0V
-V

C
A
+

C LO C K

In te g r a d o r
(g e n e r a d o r d e
Ram pa)

REF

A
+

A L T O (H )

C o m p a ra d o r

C o n tr o l d e In te r r u p to r
I n t e r v a lo f ijo

C LK

CO NTADO R

EN

L a tc h e s

c u e n ta a s c e n d e n te
R h a s ta n y lu e g o
p u e s ta
a c e r o ( R e s e t)

CLEAR

L g ic a d e
C o n tro l

t = c u e n ta h a s ta n
T e n s i n
V a r ia b le

-v

P e n d ie n t e
V a r ia b l e

In te r v a lo fijo , r a m p a n e g a tiv a ( m ie n tr a s
q u e e l c o n ta d o r c u e n ta h a s ta n )

Figura 15(a)

D 5D

D 1D

S a lid a B in a r ia
o BC D

64

Cuando el contador alcanza una cuenta especificada, se


pondr a cero (RESET) y la lgica de control conmutar a la
tensin de referencia negativa (-VREF) aplicndola a la
entrada de A1, como se muestra en la Figura 15(b). En este
instante, el condensador est cargado a una tensin negativa
(-V) proporcional a la tensin analgica de entrada.

Figura 15(b)
65

E n tr a d a A n a l g ic a
( V in )
S

0V
-V

A
+

C LO C K
-1

A L T O (H )
A

C LK

CO NTADO R

EN

L a tc h e s

C o m p a ra d o r

REF

CLEAR
C o n tr o l d e In te r r u p to r

L g ic a d e
C o n tro l

Figura 15(b)

D5D

D 1D

S a lid a B in a r ia
o BC D

66

Luego, condensador se descarga linealmente debido a la


corriente constante procedente de -VREF, ver Figura 15(c).
Esta descarga lineal produce una rampa positiva en A1,
cuyo valor inicial es -V y que tiene una pendiente
constante, independiente de la tensin de carga.
A medida que el condensador se descarga, el contador
avanza desde su estado de RESET. El tiempo que tarda
el condensador en descargarse hasta 0 volts depende de
la tensin inicial -V (proporcional a Vin), puesto que la
velocidad (pendiente) de descarga es constante.

67

Cuando la tensin de salida del integrador (A1) alcanza el valor


cero, el comparador A2 conmuta al estado bajo y deshabilita la
seal de reloj aplicada al contador.
La cuenta binaria se almacena en los latches completando un
ciclo de conversin. La cuenta binaria es proporcional a Vin, ya
que el tiempo que tarda el condensador en descargarse slo
depende de -V, y el contador registra este intervalo de tiempo.

68

E n tr a d a A n a l g ic a
( V in )
S

0V
-V

C
A
+

C LO C K
-

In te g r a d o r
(g e n e r a d o r d e
Ram pa)

REF

C LK
2

C u e n ta a s c e n d e n te
h a s ta q u e la r a m p a
s e h a c e ig u a l a c e r o

C o m p a ra d o r

C o n tr o l d e In te r r u p to r

CLEAR

L g ic a d e
C o n tro l

In te r v a lo v a r ia b le
0
T e n s i n
V a r ia b le

-v

L a tc h e s
R a m p a p e n d ie n t e
f ij a

Figura 15(c)

c a r g a d e la c u e n ta
e n lo s la t c h e s

EN

D5D

D 1D

S a lid a B in a r ia
o BC D

69

Circuitos de Muestreo y Retencin (Sampler and Holder)


Cuando un voltaje analgico se conecta directamente a la
entrada de un ADC, el proceso de conversin puede ser
afectado desfavorablemente si ste vara durante el momento
de la conversin.
La estabilidad del proceso de conversin puede mejorarse
utilizando un circuito de muestreo y retencin, que mantiene
constante el voltaje analgico de entrada mientras la
conversin A/D se lleva a cabo.
Un diagrama simplificado del circuito de muestreo y retencin
(S/H) se muestra en la Figura 16.

70

E n tra d a d e
c o n tro l d ig ita l

A
V

E n tra d a
A n a l g ic a

C o n tro l = 1 c e rra d o --> m o d o m u e s tre o


C o n tro l = 0 a b ie rto --> m o d o re te n c i n

S a lid a

h a c ia la
e n tra d a
AD C

Figura 16
71

El circuito S/H contiene un amplificador de entrada A1 que


presenta una alta impedancia a la entrada analgica y tiene
una impedancia de salida baja que puede cargar rpidamente
el capacitor de retencin, CH.
El capacitor ser conectado a la salida de A1 cuando el
interruptor digitalmente controlado est cerrado. Esto se llama
operacin de muestreo.
El interruptor estar cerrado el tiempo suficiente para que CH
se cargue al valor en curso de la entrada analgica. Por
ejemplo, si el interruptor est cerrado al tiempo t0, la salida A1
rpidamente cargar CH hasta un voltaje Vo.
Cuando el interruptor se abre, CH retendr este voltaje de
manera que la salida de A2 aplique este voltaje al ADC.
72

El amplificador buffer con ganancia unitaria A2, presenta una


alta impedancia de entrada que no descargar
apreciablemente el voltaje del condensador durante el
momento de la conversin del ADC, de modo que el ADC
recibir esencialmente un voltaje de entrada de corriente
continua de Vo.
En un sistema de adquisicin de datos controlado por
computadora, el registro de muestreo y retencin estara
controlado por una seal digital de la computadora. La seal
cerrara el interruptor a fin de cargar CH a un nuevo muestreo
del voltaje analgico; la cantidad de tiempo que el interruptor
tendra que permanecer cerrado se llama tiempo de
adquisicin y depende del valor de CH y de las caractersticas
del circuito S/H.
73

Multiplexaje
Cuando las entradas analgicas de varias fuentes van a ser
convertidas, se puede utilizar una tcnica de multiplexaje, de
manera que un convertidor A/D pueda compartir su tiempo.
El esquema bsico se ilustra en la Figura 17 para un sistema
de adquisicin de 4 canales. El conmutador rotatorio S se
utiliza para conectar cada entrada analgica a la entrada del
ADC, uno a la vez en secuencia.
La circuitera de control maneja la posicin del conmutador de
acuerdo con los bits de "seleccin de direccin" A1, A0 del
contador mdulo 4.

74

E n trd a s
a n a l g ic a s

A0

A1

A2

A3

C o n v e rtid o r
A /D

S a lid a s
d ig ita le s

R e lo j d e l A /D

FD C

In ic io

C irc u ite ra d e
c o n tro l
A

S e le c c i n d e d ire c c i n
M O D -4
R e l o j d e m u l ti p l e x a je

Figura 17
75

Por ejemplo, con A1A0=00 el conmutador conecta VA0 a la


entrada del ADC; cuando A1A0=01 conecta a VA1 a la entrada
del ADC y as sucesivamente.
Cada canal de entrada tiene un cdigo de direccin especfico,
que cuando est presente conecta cada canal del ADC.
Muchos ADCs integrados contienen circuitera de multiplexaje
en el mismo circuito integrado tal como el ADC0808, el cual
puede multiplexar ocho entradas analgicas diferentes en el
ADC. Utiliza un cdigo de entrada de seleccin de 3 bits para
determinar que entrada analgica se conecta al ADC

76

Tiempo de Conversion y Razon de Troughput del Convertidor


Despus que el comando de partida o inicio es recibido por el
ADC, ste requiere de un tiempo finito de conversin para
entregar una salida. Este es llamado el tiempo de conversin
tc.
Voltajes que cambian en la entrada del convertidor durante el
proceso de conversin, producen salidas indeseadas o
inciertas. La exactitud de la conversin total, se realiza slo si
esta incertidumbre de cambio se mantiene en valores ms
bajos que la resolucin del convertidor. As, para un
convertidor de n bits, que tiene un tiempo de conversin tc, se
tiene que:

dV

dt

max

F .S .
n
2 tc

77

Ejemplo
Considere una seal de entrada sinusoidal dada por vi = A
Sen (2 f t), con amplitud A y frecuencia f que est siendo
convertida por un convertidor monoltico de 8 bits que tiene
un tiempo de conversin de 100s.
La razn de cambio de la seal de entrada est dada por :

dvi
2 f A Cos (2ft )
dt
y la mxima razn de cambio est dada por:

dvi

dt

2 f A
max
78

Si se tiene que la escala completa FS, es igual a 2A, el valor


cresta a cresta de la seal, se tiene que:

2A
2 f A n
2 tc
f max

1
n
12.4 Hz
2 tc 2

An as, para seales de entrada sinusoidal, suaves, con


poco cambio, se estara siempre frente a una limitada
frecuencia de conversin de 12.4 Hz. Esta frecuencia de
conversin podra ser aceptable en pocas aplicaciones.
79

Para aumentar el valor de esta frecuencia, se utiliza un


circuito Sampler and Hold, S/H. Este, toma una muestra de la
seal anloga de entrada y la retiene hasta que el conversor
ADC ha realizado la conversin.
El intervalo de tiempo considerado para la conversin de la
seal de entrada se denomina ta, e incluye al intervalo de
tiempo del S/H. Este intervalo de tiempo ocurre entre el
instante en que se muestrea una seal de entrada y el
instante de muestreo.
Si para el caso anterior se emplea un circuito S/H que tenga
un tiempo de apertura de 20 nseg, y se recalcula la mxima
frecuencia permisible se tiene que:
fmax = 62.17 KHz
que es un valor razonable para un conversor.
80

La razn de throughput de un convertidor, es otro


parmetro importante.
Est definida como el nmero de veces que la seal de
entrada puede ser muestreada manteniendo una completa
exactitud.
Se calcula como el valor inverso del tiempo total requerido
para realizar exitosamente una conversin. Es igual a la
inversa del tiempo de conversin si ningn circuito S/H est
presente.

81

Entradas y Salidas en los Convertidores


Entrada de Seal Anloga. La mayora de los convertidores
integrados o monolticos, estn diseadas para aceptar
seales diferenciales o entradas de terminacin nica de una
polarida. La mayora de los rangos de las entradas de los
convertidores estn entre 0 a +10 volts y de 0 a +5 volts.
Si la seal de entrada al convertidor no permite que su salida
llegue a entregar voltajes a escala completa (FS) y por
consiguiente a la no utilizacin de todos los cdigos de salida,
se dice que existe una prdida en la dinmica del convertidor.
El problema puede ser solucionado buscando el convertidor
que tenga un rango de entrada lo ms cercano a los voltajes
de la seal de entrada a convertir y luego realizar un
escalamiento de la seal de entrada.
82

El escalamiento, consiste en agregar un pequeo voltaje


offset al voltaje de entrada a convertir, cambiando con ello los
rangos del voltaje de entrada. Esto, tambin es vlido para
seales bipolares. Observe esto ltimo, en la figura 18:
+5V

0
+10V
+5V

2.5V

-5V

-2.5V

Vi
-10V

4R
4R

ADC

-10V

Figura 18
83

Seales Anlogas de Referencia


Cada ADC requiere de seales de entrada anlogas de
referencia para convertir la seal entrada en una razn. Por lo
tanto, debe tratar siempre de mantenerse esta seal de
referencia los ms estable posible evitando alteraciones en su
valor.
En algunos casos se emplean dispositivos reguladores de
voltaje que estn libres de variaciones de voltaje por efecto de
la temperatura.

84

Salidas del ADC


La salida digital de un convertidor se caracteriza por el nmero
de bits que entrega y el tipo de cdigo utilizado.
Convertidores con resolucin de 8 y 12 bits son los de uso
ms comn. En todo caso, convertidores con resoluciones de
10 bits, de 3- digit BCD, 14 bits y 16 bits estn tambin
disponibles.
La salida ms comn en convertidores unipolar es binaria.
Algunos ADC que estn diseados especficamente para ser
utilizados en medidores de paneles, ocupan salidas BCD.

85

Seales de Control del ADC


Todos los ADC requieren de seales de temporizacin y de
control. Estas seales forman parte del ciclo de conversin
tpica de un ADC.
Hay seales externas que indican al convertidor el instante en
que debe iniciar su conversin, como as mismo, el convertidor
genera seales al exterior que indican cuando una conversin
a ha tenido lugar (EOC).
Estas seales de control, advierten al dispositivo externo, de la
presencia de una seal de salida en el convertidor. De esta
manera, cualquier dispositivo externo, estar condiciones de
rescatar una salida del conversor, como as mismo de enviar
una nueva accin de conversin (START) al convertidor ADC.

86

Hay convertidores de resoluciones mayores que 8 bits, que


utilizan un byte-alto (HBE) y un byte-bajo (LBE). Estos ADC,
deben tener seales de entrada de habilitacin enviadas por el
dispositivo externo para extraer en forma ordenada la
conversin HBE y LBE.
Interfaz del ADC al Microcomputador
La mayora de los fabricantes de ADCs, los construyen para
hacerlos de fcil conectar a los microprocesadores. Solo
basta unas pequea lgica de compuertas para permitir unir
ambos sistemas. En general hay ms de un mtodo de
conectar un ADC a un microprocesador.

87

Definicin de la Interfaz de Operacin


Uno de ellos, "esquema del dato ms reciente", trata con un
esquema de mantener un buffer de salida el cual est
permanentemente actualizndose con datos de la ltima
conversin. El microprocesador, simplemente lee desde este
buffer los datos ms recientes en cualquier instante que lo
desee.
Otro, "esquema de inicio y espera" de conexin especifica
tener una microprocesador esclavizado al ADC, preguntando
en todo instante si es posible convertir un nuevo dato y
leyendo a cada momento los ya convertidos. Este mtodo
mantiene al microprocesador ejecutando esa tarea e
impidindole realizar otra funcin.

88

Por ltimo est la ms utilizada por los equipos que conectan


PC y ADCs, que es la de las interrupciones, "interrupciones del
microprocesador". Bajo este mtodo, cuando se finaliza la
conversin del ADC, recin se solicita la atencin al
microprocesador para proceder a su lectura hacia la memoria.
Este mtodo, permite que el microprocesador se encuentre
libre para realizar otras funciones mientras se espera el
resultado de una nueva conversin.

89