Capituloii 091126150701 Phpapp01

Organizacin y Arquitectura
de Computadores
ESCUELA:
CIENCIAS DE LA COMPUTACIN
PONENTE:
Ing. Greyson Alberca

Prieto
I BIMESTRE
BIMESTRE
:
CICLO
:
Octubre Febrero
2009
UNIDAD
VIDEOCONFERENCIAS
CAPTULO II
Componentes del Computador y Bus
del Sistema
ulo
Organizacin y Arquitectura
de Computadores
CAPTULO II
Componentes del Computador y Bus
del Sistema
Por: Greyson Alberca
ulo
Contenidos
1.
2.
3.
4.
Organizacin del Computador

Componentes de computador y Buses
Memoria
Entrada/Salida
Bibliografa Organizacin y Arquitectura de

Computadores, William Stalling
Captulo II
Arquitectura de Computadores
Alternativas HW y SW
Captulo II
Registros del procesador
Dentro de la CPU hay un conjunto de registros que ofrecen

un nivel de memoria mas rapido y pequeo que la memoria
principal.
Registros visible al usuario.
Registros de control y de estado.
El registro visible al usuario es aquel que puede ser
referenciado por medio del lenguaje maquina que ejecuta el
procesador; accesible a todos los programas tanto los de
aplicacin como los del sistema; los registros normalmente
disponibles son:
Registro de datos.
Registros de direccion.
Registro indice
Puntero de segmento.
Captulo
Puntero
II depila
Componentes de Alto nivel
Captulo II
Registros del procesador(cont.)
Los registros de control y de estado se emplean para controlar las

operaciones del procesador, la mayor parte de estos registros no son
visibles para los usuarios , algunos pueden ser accesibles a las
instrucciones de maquina ejecutadas en un modo de control.
MAR: Memory Address Register.
MBR: Memory Buffer Register.
IOAR: Input Output Address Register.
IOBR: Input Output Buffer Register.
Ademas de estos los siguientes registros son esenciales en la ejecucion
de instrucciones.
Contador de programa(PC).
Registro de instruccin(IR)
Program status word(PSW) contiene codigos de condicion junto con
otras informaciones de estado.
Signo.
Supervisor
Cero.
Igualdad.
Acarreo. Se produce acarreo mas alla del bit mas significativo.
Desbordamiento.
Habilitar/Inhabilitar interrupciones.
Captulo II
Registros del procesador(cont.)

El procesador lee una instruccin de la memoria(se
incrementa el PC).
La instruccin se carga en un registro del procesador
(IR)
Procesador- memoria: Se transfiren datos a
memoria o viceversa.
Procesadro-A/S: Se transfieren datos desde o
hacia un dispositivo de periferico(entre el
procesador y un modulo de E/S).
Tratamiento de datos:El procesador realiza alguna
operacin artmetica o logica sobre los datos.
Control: La instruccin pide se altere la secuencia
de ejecucion.
Ejemplo: El uP lee una instruccin 149 (PC=150) esta
especifica que la siguienteinstruccion sea la de la
ubicacin 182, el UP debe ajustar entonces el PC=182
Captulo II
Ejemplo
Sea una maquina hipotetica cuyas caracteristicas son :

El procesador tiene un unico registro de datos el
Acumulador(AC).
Tanto las instrucciones como los datos son de 16 bits
de longitud.
El formato de instruccin dedica 4 (16 codigos de
operacin diferentes)bits para el codigo de operacin y
12(4096=4K palabras) bits para direccionar la memoria
directamente.
Cod . Op.
3 4
0 1
S
15
Direccion
15
Magnitud
Registros internos de la CPU:
Contador de progarma(PC):direccion de la instruccin a ser leida.

Registro de instruccin(IR):Instruccin que esta ejecutandose
Acumulador(AC): Almacenamiento temporal
Captulo II
10
Ejemplo(cont.)
Lista parcial de los codigos de operacin:
0001 = Cargar de la memoria la acumulador.
0010 = Almacenar el AC en memoria.
0101 = Sumar al AC el contenido de la memoria
Memoria
300
301
302
940
941
1
5
2
..
.
0
0
9 4 0
9 4 1
9 4 1
..
.
0 0 3
0 0 2
Registros de la CPU
3 0 0
1 9 4 0
PC
AC
IR
El procesador contiene 300, la direccion de la

primera instruccin.
Captulo II
11
Ejemplo(cont.)
Los primeros 4 bits del IR indican que se cargara el AC,
los 12 bits restantes indican la direccion.
Memoria
300
301
302
940
941
1
5
2
..
.
0
0
9 4 0
9 4 1
9 4 1
..
.
0 0 3
0 0 2
Captulo II
Registros de la CPU
3 0 0
0 0 0 3
1 9 4 0
PC
AC
IR
12
Ejemplo(cont.)
Se incrementa el PC y se lee la instruccin siguiente
Memoria
300
301
302
940
941
1
5
2
..
.
0
0
9 4 0
9 4 1
9 4 1
..
.
0 0 3
0 0 2
Captulo II
Registros de la CPU
3 0 1
0 0 0 3
5 9 4 1
PC
AC
IR
13
Ejemplo(cont.)
El contenido anterior del acumuladory el contenido dela
ubicacin 941 se suman y el resultado se almacena en el
AC
Memoria
300
301
302
940
941
1
5
2
..
.
0
0
9 4 0
9 4 1
9 4 1
..
.
0 0 3
0 0 2
Captulo II
Registros de la CPU
3 0 1
0 0 0 5
1 9 4 0
PC
AC
IR
0003 + 0002 = 0005
14
Ejemplo(cont.)
Se incrementa el PC y se lee la instruccin siguiente.
Memoria
300
301
302
940
941
1
5
2
..
.
0
0
9 4 0
9 4 1
9 4 1
..
.
0 0 3
0 0 2
Captulo II
Registros de la CPU
3 0 2
0 0 0 5
2 9 4 1
PC
AC
IR
15
Ejemplo(cont.)
El contenido de AC se almacena en la ubicacin 941.
Son 3 ciclos de instruccin (c/u consta de un ciclo de
lectura y otro de ejecucion)
Memoria
300
301
302
940
941
1
5
2
..
.
0
0
9 4 0
9 4 1
9 4 1
..
.
0 0 3
0 0 5
Captulo II
Registros de la CPU
3 0 2
0 0 0 5
1 9 4 0
PC
AC
IR
16
Funcionamiento del
Computador
Captulo II
17
Tipos de Instrucciones
La instruccin captada se almacena en el registro de instruccin
(IR). El CPU interpreta la instruccin que puede ser en general del
siguiente tipo:
CPU-Memoria Transferir datos del CPU a la memoria o
viceversa.
CPU-ES Transferir datos a o desde el exterior mediante
transferencias entre el CPU y un mdulo de E/S.
Procesamiento de datos El CPU debe realizar alguna
operacin aritmtica o lgica con los datos.
Control Alteracin de la secuencia de ejecucin.
Una instruccin puede implicar una combinacin de las
acciones anteriores.
Captulo II
18
Ejecucin de un Programa
Captulo II
19
Diagrama de Estados ciclos de

instruccin
Captulo II
20
Interrupciones
Programa Generada por alguna condicin como resultado de la
ejecucin de una instruccin (desbordamiento, divisin por
cero, instruccin no existente o acceso fuera del espacio de
memoria).
Termporizacin Generada por un temporizador interno al
procesador para realizar una funcin de manera regular.
E/S Generada por un controlador de E/S para indicar fin de
operacin sin error o avisar una condicin de error.
Fallo del hardware Generada por un fallo como deficiencia en
alimentacin o error de paridad.
Captulo II
21
Ejecucin de Interrupciones
Captulo II
22
Ejecucin de I. con E/S corta
Captulo II
23
Ejecucin de I con E/S larga
Captulo II
24
Ejecucin de I. con
Interrupciones
Captulo II
25
Estados del ciclo de Inst. con

interrupcin
Captulo II
26
Tratamiento de
Interrupciones
Captulo II
27
Interrupciones mltiples
Deshabilitar interrupciones
Definir Prioridades
Captulo II
28
Secuencia temporal con

varias interrupciones
Captulo II
29
Estructuras de Interconexin
Una computadora est constituida por un conjunto de
unidades o mdulos de 3 tipos elementales (CPU, memoria y
E/S) que se comunican entre s.
Los conjuntos de lneas que conectan los diversos mdulos se
denomina estructura de interconexin. El diseo de la
estructura depende de los intercambios que se deban producir.
Memoria Est constituido por palabras de la misma longitud,
cada una de ellas con una nica direccin numrica.
Mdulo de E/S Funcionalmente es similar a la memoria. Hay
dos tipos de operaciones (lectura y escritura), puede controlar
ms de un dispositivo externo.
CPU Lee instrucciones y datos, escribe datos una vez que los
ha procesado, y utiliza ciertas seales para controlar el
funcionamiento del sistema.
Captulo II
30
Tipos de transferencias
La estructura de interconexin debe dar cobertura a los
siguientes
tipos de transferencias:
Memoria - CPU El CPU lee una instruccin o dato desde la
memoria.
CPU - Memoria El CPU escribe un dato en la memoria.
E/S - CPU El CPU lee datos de un dispositivo de E/S a travs de
un mdulo de E/S.
CPU - E/S El CPU envo datos al dispositivo de E/S.
Memoria - E/S y vicersa Se utiliza el acceso directo a memoria
(DMA), no se pasa a travs del CPU.
Captulo II
31
Mdulos de la Computadora
Captulo II
32
Interconexin con Buses

Un bus es un mecanismo de interconexin
entre distintas unidades funcionales
Medio de transmisin compartido
Est compuesto por varias lneas donde cada
lnea es capaz de transmitir seales binarias
1 o 0
El bus principal es el Bus del sistema que
conecta CPU con memoria y con mdulos de
E/S
Captulo II
33
Estructura del Bus

Lneas/bus de datos: camino para transferir datos
entre el resto de componentes de un computador.
Su anchura (nmero de lneas elctricas) suele ser
una potencia de dos (8=2^3, 16=2^4, 32=2^5, 64=2^6, ...).
Lneas/bus de direcciones: designan la
posicin/direccin de los datos. Son salidas de la
CPU/procesador y determinan capacidad de
direccionamiento.
Lneas/bus de control: controlan el acceso y uso de
las lneas/buses anteriores.
Captulo II
34
Captulo II
35
Jerarqua de Buses
Las prestaciones de un bus van
disminuyendo a medida que se van
conectando un mayor nmero de
dispositivos.
Para optimizar el rendimiento de un bus
se
utilizan
los
buses
organizados
jerrquicamente,
es
por
ello
que
tenemos:
Captulo II
Bus de arquitectura tradicional

Bus de altas prestaciones.
36
Tradicional
Captulo II
37
Tradicional
Captulo II
38
Elementos de diseo del bus

Tipos de buses
Las lneas de los buses se dividen en:

Dedicadas.- Usa lneas separadas para direcciones y datos
Multiplexadas.-Usa las mismas lneas
Mtodo de arbitraje.- el control del bus puede necesitar mas de un
mdulo
Centralizado.- Un nico dispositivo asigna tiempos en el bus
Distribuido.- Cada mdulo puede controlar el acceso al bus
Temporizacin.- forma de controlar los tiempos en el bus
Captulo II
Sincrnico.- la presencia de un evento est determinada por la

presencia de un reloj
Asincrnico.- la presencia de un
evento en e l bus es
consecuencia y d epende de que se produzca un evento previo
de Computadores
39
no precisan Arquitectura
la existencia
de una seal de reloj
Conti
Captulo II
40
Temporizacin Sncrona
Captulo II
41
Temporizacin Asncrona
Captulo II
42
Temporizacin Asncrona
Captulo II
43
Arbitraje
CENTRALIZADO
DISTRIBUIDO
Captulo II
44
Transferencia datos
Captulo II
45
Ancho
Captulo II
46
Multiplexado/demultiplexado
Captulo II
47
Opciones del Bus
Captulo II
48
Ancho de Banda del Bus
Captulo II
49
Captulo II
50
UTPL
DECIDE
SER
ms
UNIDAD
VIDEOCONFERENCIAS

Capituloii 091126150701 Phpapp01

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Capituloii 091126150701 Phpapp01

Cargado por

Copyright:

Formatos disponibles

Organizacin y Arquitectura

Ing. Greyson Alberca

Organizacin del Computador

Bibliografa Organizacin y Arquitectura de

Registros del procesador

Dentro de la CPU hay un conjunto de registros que ofrecen

Componentes de Alto nivel

Registros del procesador(cont.)

Los registros de control y de estado se emplean para controlar las

Registros del procesador(cont.)

Sea una maquina hipotetica cuyas caracteristicas son :

Registros internos de la CPU:

Contador de progarma(PC):direccion de la instruccin a ser leida.

El procesador contiene 300, la direccion de la

0003 + 0002 = 0005

Diagrama de Estados ciclos de

Ejecucin de I. con E/S corta

Ejecucin de I con E/S larga

Estados del ciclo de Inst. con

Secuencia temporal con

Interconexin con Buses

Estructura del Bus

Bus de arquitectura tradicional

Elementos de diseo del bus

Las lneas de los buses se dividen en:

Centralizado.- Un nico dispositivo asigna tiempos en el bus

Distribuido.- Cada mdulo puede controlar el acceso al bus

Temporizacin.- forma de controlar los tiempos en el bus

Sincrnico.- la presencia de un evento est determinada por la

Opciones del Bus

Ancho de Banda del Bus

También podría gustarte