BIOS y Memoria

EDWIN COTRINA

Concepto de BIOS
 El

BIOS (Sistema Básico de Entrada/Salida) es el vínculo entre el hardware y el software de un equipo.  También se lo conoce como: controladores de dispositivo, o, simplemente, dispositivos.  BIOS describe a todos los controladores de un sistema funcionando conjuntamente para actuar como una interfaz entre el hardware y el software del sistema operativo.

Fundamentos del BIOS
 La

parte central de BIOS está quemada o grabada en un chip ROM; también incluye chips ROM instalados en tarjetas adaptadoras, así como los controladores cargados durante el arranque del sistema.  La combinación del BIOS de la tarjeta madre, el de las tarjetas adaptadoras y los controladores de dispositivos cargados en disco conforman la totalidad del BIOS.  EL software almacenado en chips, y no en disco, se conoce como firmware.

Capas de un sistema PC

En el sentido más básico, Software de Aplicación un sistema PC es como Interfaz estándar (API) una serie de cuatro capas (algunas de hardware y otras de software) que se Sistema Operativo Interfaz estándar articulan entre sí

BIOS
Interfaz no estándar

Hardware del sistema

Capas de un sistema PC
 El

propósito de un diseño de capas es permitir a un sistema operativo dado y a sus aplicaciones correr en hardware diferente.  El sistema operativo se articula con la capa del BIOS para comunicarse con el hardware.  En la capa del hardware reside la mayor parte de las diferencias entre sistemas. El BIOS cubre esas diferencias entre el hardware específico, de modo que el sistema operativo y la aplicación pueda ejecutarlo.

Hardware/Software de BIOS
 El

BIOS es software que se ejecuta en memoria.  El BIOS de una PC proviene de tres fuentes posibles:
 ROM

de la tarjeta madre.  ROM de tarjetas adaptadoras (como el de una tarjeta de vídeo).  Software en RAM proveniente de disco (controladores de dispositivos).

Controladores de dispositivos
 El

BIOS de una tarjeta madre normalmente incluye controladores para todos los componentes básicos del sistema.  A medida que aumentó la complejidad de los sistemas, se agregó nuevo hardware para el que no existían controladores en el BIOS de la tarjeta madre  Ahora es más práctico copiar cualquier nuevo controlador necesario al disco duro del sistema, y configurar al sistema operativo para cargarlos durante el arranque.

Contenido del chip ROM de la tarjeta madre
 

Una POST (Autoprueba de Encendido) del BIOS que verifica los componentes principales del sistema cuando se enciende el equipo. Un programa de configuración usado para almacenar la configuración del sistema en la memoria CMOS alimentada por una batería en la tarjeta madre Un cargador de instrucciones de arranque, que es una rutina que lee las unidades de disco duro en busca de un sector de arranque maestro válido. El BIOS, como colección de controladores usados para actuar como una interfaz básica entre el sistema operativo y el hardware cuando el sistema arranca o está funcionando.

Hardware ROM
 La

memoria de solo lectura (ROM) es una especie de memoria que puede almacenar datos permanentemente.  Es una memoria no volátil porque cualquier información almacenada en ella se conserva aunque se apague el sistema.  Las tarjetas adaptadoras que requieren controladores durante el proceso de arranque requieren de un ROM en tarjeta. Por ejemplo: las de vídeo, las SCSI, controladoras EIDE, y algunas de red.

Tipos de chips ROM
 ROM.

Memoria de sólo lectura.  PROM. Memoria programable de sólo lectura.  EPROM. PROM borrable.  EEPROM. PROM borrable eléctricamente. (también conocida como ROM flash.)

ROM verdadera o de máscara
 Originalmente,

la mayoría de las ROMs fueron fabricadas con los datos binarios (ceros y unos) ya “grabados” o integrados en el circuito.  El circuito integrado constituye al chip de silicio real.  Son ROMs de máscara porque los datos están formados en la máscara a partir de la cual se produjo, por medios fotolitográficos, el chip ROM.

PROM
 Las

PROMs son un tipo de ROM en blanco, en su estado original, y que debe ser programada con cualquier información que se requiera.  La PROM pueden identificarse por los números 27nnnn.  Pueden tener precargados 1s (unos) binarios. Cada bit 1 binario puede ser equiparado con un fusible intacto. Cuando se programa una PROM se hace pasar un voltaje más alto en las distintas direcciones del chip, quemándose los fusibles en las ubicaciones deseadas, lo que convierte un 1 en un 0.

EPROM
 La

EPROM es una variación de la PROM.  Un chip puede ser reconocidopor la ventana de cristal de cuarzo colocada en el encapsulamiento del chip directamente sobre el circuito impreso.  Usan el esquema de numeración de las PROMs.  La ventana permite el paso de la luz ultravioleta al circuito impreso, pues es borrada si se expone a una fuente intensa de luz UV.

EEPROM / ROM Flash

Fabricantes de BIOS en ROM

Fundamentos de la memoria

ROM

RAM

DRAM
 La

RAM Dinámica es el tipo de chip usado para la mayor parte de memoria principal de un equipo PC moderno.  Tiene alta densidad, es decir, es posible empacar muchos bits en un chip muy pequeño.  Es de bajo costo, el cual la hace asequible para arreglos de gran cantidad de memoria

Celdas de memoria de un chip DRAM
 Las

celdas están constituidas por pequeños condensadores capaces de retener una carga para indicar un BIT.  Debido a su diseño dinámico debe ser actualizada permanentemente o las cargas eléctricas de los condensadores individuales se disiparán y los datos se perderán.  La actualización ocurre cuando el controlador de memoria del sistema descansa y accede a todas las filas de datos de los chips de memoria para refrescarlos (cada 1.92 milisegundos).

 Las

DRAM usan sólo un par transistorcondensador, lo que les permite alcanzar una alta densidad y ofrecer una mayor capacidad de memoria por chip que otros tipos de memoria.  Actualmente hay chips DRAM disponibles cuyas densidades van desde los 256Mbits o más (256 millones de transistores), pero los transistores y condensadores están dispuestos consistentemente en una rejilla de estructuras simples y repetitivas.

 El

transistor de cada celda DRAM de un BIT lee el estado de la carga del condensador adyacente. Si está cargado se considera que la celda contiene un 1; la ausencia de carga indica un 0.  La carga de los pequeños condensadores está fugándose constantemente; por ello, la memoria debe refrescarse constantemente.

Memoria caché: SRAM
 La

RAM Estática es un tipo de memoria significativamente más rápida que la mayoría de los tipos DRAM.  No requiere de las frecuencias de actualización de datos de la DRAM por su diseño y le sostiene el paso a los procesadores modernos.  En su diseño se emplean agrupamientos de seis transistores por cada BIT de almacenamiento, sin condensadores que requieran actualización.  Mientras exista suministro eléctrico, la SRAM recordará su contenido.

 En

comparación con la DRAM, la SRAM es mucho más rápida, pero también mucho menos densa y bastante más cara.  Los chips son más grandes y almacenan menos bits.  Se la utiliza como memoria caché, que funciona a velocidades cercanas o iguales a las del procesador, y es la memoria en donde el procesador lee y escribe normalmente

Función del controlador de la caché
 Dado

que la caché puede funcionar a la velocidad de la CPU, el sistema está diseñado de tal manera que el controlador de la caché anticipa las necesidades de memoria del procesador y carga previamente los datos pertinentes en la memoria de alta velocidad; después, cuando el procesador invoca una dirección de memoria, los datos correspondientes pueden obtenerse de ella, en lugar de tener que recurrir a la lenta memoria principal.

Caché L1 y L2
 Para

reducir al mínimo del número de veces que el procesador tiene que leer datos de la memoria principal, en un sistema moderno hay dos niveles de caché: L1 y L2.  La caché L1 (integral o interna) está asimilada al circuito integrado del procesador, funcionando a la velocidad del núcleo.  La caché L2 (externa) se ubica fuera del circuito integrado del procesador.  Los procesadores Itanium tienen tres niveles de caché dentro del módulo del procesador para lograr reducir el diferencial de velocidad existente entre el núcleo del procesador y las lentas tarjeta madre y memoria principal.

Velocidades de RAM
 La

velocidad y el rendimiento de la memoria se expresa generalmente en nanosegundos y en MHz. A más velocidad del reloj, menos la duración del ciclo.  La disposición más eficiente para los transistores de bits de un chip de memoria es la rejilla, pues puede accederse a cada uno a través de un esquema de fila y columna.  Todos los accesos a memoria implican seleccionar una dirección de fila y una de columna, y después transferir los datos, demora que se conoce como latencia.

Relación entre Megahertz y ciclos que duran nanosegundos
Velocidad de reloj 33 MHz 66 MHz 100 MHz 133 MHz 266 MHz 533 MHz 800 MHz Duración de ciclo 30 ns 15 ns 10 ns 7.5 ns 3.8 ns 1.9 ns 1.3 ns

DRAM con Modo de Paginación Rápida (FPM)
 Para

acceder a la DRAM estándar se emplea el método de paginación. El acceso a la memoria evita seleccionar una dirección fila-columna, accediendo a la información dentro de una fila dada de memoria mientras se mantenga la misma dirección de fila y se cambie sólo la columna.  La memoria paginada mejora el rendimiento a través de la división de la memoria en páginas que van de 512 bytes a unos cuantos kilobytes de extensión.  Los circuitos de paginación permiten acceder a ubicaciones de memora con la ejecución de unos cuantos estados de espera.

RAM de Salida Extendida de Datos (EDO)
 Es

una forma modificada de la memoria FPM llamada Modo de Hiperpágina.  Los controladores de salida de datos del chip no se apagan cuando el controlador de memoria quita la dirección de columna para iniciar el ciclo subsecuente, lo que le permite a éste traslaparse sobre el previo, ahorrando tiempo.  La duración de los ciclos mejora al permitir al controlador de memoria comenzar una nueva instrucción de dirección de columna mientras lee datos en la dirección en turno.  Es ideal para sistemas con velocidades de bus de hasta 66MHz.

DRAM Sincrónica (SDRAM)
 Es

un tipo de DRAM que funciona en sincronización con el bus de memoria.  La SDRAM entrega información en ráfagas muy rápidas a través de una interfaz temporizada de alta velocidad.  La SDRAM elimina la mayor parte de la latencia inherente a la DRAM asincrónica porque las señales están sincronizadas con el reloj de la tarjeta madre.  La SDRAM también acepta bus de sistema con velocidades de 100 MHz o mayores. Se ha actualizado a las especificaciones PC66, PC100 y PC133.

DRAM Rambus (RDRAM)
 La

Rambus desarrolló un bus de memoria chip a chip, con dispositivos especializados que se comunican a velocidades muy altas.  Mientras que los sistemas de memeoria FPM/EDO o SDRAM son sistemas de canal ancho (32/64 bits a la vez), las RDRAM son dispositivos de canal angosto (16 bits a la vez, pero a mayor velocidad).  Las RDRAM funcionan normalmente a 800 MHz y presentan latencia mucho menor entre transferencias porque funciona sincrónicamente en un sistema con bucles y en una sola dirección, lo que implica un rendimiento global de bus de casi el triple que la SDRAM de 100 MHz.

 Un

solo canal de memoria Rambus puede aceptar hasta 32 chips RDRAM individuales, o más, si se usan búferes.  Cada chip se conecta, en modo serial, al siguiente de un paquete llamado RIMM (Módulo Rambus de Memoria en Línea), aunque todas las transferencias de memoria se realizan entre el controlador de memoria y un solo chip.  El bus de memoria RDRAM es una ruta continua que para a través de cada chip y módulo del bus; cada módulo tiene pines de entrada y de salida en extremos opuestos, lo que implica que cada socket RIMM vacío debe ser llenado con módulos de continuidad para que la ruta sea continua.

SDRAM de Doble Frecuencia de Datos
 La

memoria SDRAM DDR es un diseño de SDRAM evolucionado en el cual los datos se transfieren a una velocidad doble.  En lugar de duplicar la frecuencia real de reloj, la memoria DDR transfiere dos datos por ciclo de reloj: uno durante del flanco de bajada y otro durante el flanco de subida de la señal de reloj, de un modo similar a lo que hace la RDRAM  Emplea un diseño de módulo DIMM de 184 pines, y se les clasifica para operación PC200 (100 MHz x 2) ó PC266 (133 MHz x 2).

RAM física
 La

arquitectura de la CPU y tarjeta madre (el conjunto de chips) dicta la capacidad de memoria de una computadora en particular, así como los tipos y formas de memoria que pueden ser instalados  Con el paso de los años, han ocurrido que la memoria se ha hecho más rápida y más ancha.  El controlador de memoria de una PC moderna reside en el conjunto de chips de la tarjeta madre.  Aunque un sistema puede aceptar cierta cantidad de memoria física, el tipo de software que corra puede dictar si toda la memoria puede ser usada.

Paquete Dual en Línea (DIP)
 Originalmente,

la memoria se instalaba en los sistemas chip por chip, conocidos como DIP debido a su diseño. Debido a los ciclos térmicos se salían de sus sockets.  Luego se soldó la memoria a la tarjeta madre o una tarjeta de expansión. Si un chip se descomponía, reemplazarlo era costoso.  Como se necesitaba un chip que estuviera bien fijo pero que pudiera desmontarse fácilmente: lo que hizo surgir el SIMM.

SIMMs y DIMMs
 Para

almacenamiento de memoria, los equipos modernos han adoptado el Módulo Sencillo de Memoria en Línea (SIMM) o el Módulo Dual de Memoria en Línea (DIMM) en lugar de los chips individuales.  Estas tarjetas se insertan en conectores especiales o en una tarjeta de memoria.  El SIMM/DIMM es tratado como si fuera un enorme chip de memoria.

SIMMs
 Los

SIMMs tenían dos tamaños físicos principales: de 30 pines (8 bits más un bit opcional de paridad) y de 72 pines (32 bits más 4 bits opcionales de paridad), con varias capacidades y otras especificaciones.  Los SIMMs de 30 pines son más pequeños que los de 72, y pueden tener chips tanto en uno como en ambos lados.

DIMMs
 Los

DIMMs son unidades de 168 pines con rutas de datos de 64 bits (sin paridad) o 72 bits (con paridad o ECC, Código Corrector de Errores).  Un DIMM de 168 pines es una pulgada más largo que un SIMM de 72 pines. La principal diferencia es que los DIMMs tienen pines de señal diferentes en cada lado del módulo.

Velocidades de los SIMMs y DIMMs
 Los

SIMMs y DIMMs de RAM Dinámica de cada tipo y capacidad están disponibles en diferentes velocidades.  Los SIMMs han estado disponibles desde 120 ns hasta 50 ns. Los DIMMs desde 60 a menos de 10 ns.  Dado que los DIMMs tienen una ROM e tarjeta que informa su velocidad al sistema, la mayoría de los equipos operan el controlador y el bus de memoria a una velocidad correspondiente a la menor de los DIMMs instalados.

Bancos de memoria
 Los

chips de memoria están organizados en bancos colocados en tarjetas madre y tarjetas de memoria.  Generalmente el banco corresponde a la capacidad del bus de datos del procesador.  Si los SIMMs son usados en sistemas de 32 y 64 bits, se los debe usar en incrementos de cuatro u ocho por banco.  Los DIMMs son ideales para sistemas de 64 bits y superiores. Cada DIMM es un banco individual.

Errores en la memoria
 La

memoria es falible. Las fallas pueden ser: fallas duras y errores suaves  En la falla dura el chip se daña permanentemente por algún defecto, daño físico u otra causa.  En el error suave la falla ocurre a intervalos desiguales  Existen tres niveles y técnicas de tolerancia a errores en una PC:
 Sin

paridad  Paridad  ECC

Paridad
 Los

sistemas sin paridad no toleran errores, pero son de bajo costo.  Un estándar de IBM es que cada chip de memoria de un banco de nueve puede manejar un BIT de datos: 8 bits por carácter más uno extra (BIT de paridad).  El BIT de paridad permite a un circuito de control de la memoria mantener la pista de los otros ocho, como una comprobación cruzada incorporada para mantener la integridad de cada byte del sistema.

Ventajas de la paridad
 La

paridad no puede corregir errores de sistema, pero permite al usuario estar consciente de los errores de memoria cuando suceden.
 La

paridad protege contra consecuencias de cálculos defectuosos basados en datos incorrectos.  La paridad señala la fuente de los errores, lo que ayuda a la solución de los problemas implicados, mejorando la posibilidad de dar mantenimiento al sistema.

Código Corrector de Errores (ECC)
 El

ECC va más allá de la detección de errores de paridad, pues permite la corrección de un bit erróneo, lo que implica que el sistema puede continuar trabajando sin interrupción y sin corromper los datos  La mayoría de los errores de memoria son de un solo bit, y pueden ser corregidos por el ECC, lo que proporciona alta confiabilidad y disponibilidad del sistema.

Sign up to vote on this title
UsefulNot useful