UNMSM - FIE

VHDL
Ing. Alfredo Granados Ly
Ing. Alfredo Granados Ly
VHDL
Desarrollado en 1983 por: Intermetrics, Texas
Instruments e IBM.
En 1987 IEEE adopto al VHDL como un lenguaje
estndar.
Permite abordar el diseo de circuitos digitales
con una gran capacidad de abstraccin.
Independiente de la metodologa de diseo y al
proceso de fabricacin.
Actualmente casi todas las herramientas de
diseo soporta al VHDL.
Ing. Alfredo Granados Ly
Unidades de Diseo
Entidad: Relaciona el circuito a disear con el
exterior, en ella se describe: pines entradas y
salidas, sus nombres y los valores que puede
tomar.
entity identificador is
[genricos]*
[puertos]*
end [entity][identificador];*
Ing. Alfredo Granados Ly
Unidades de Diseo
Ing. Alfredo Granados Ly
ENTIDAD
Nombre:
Identificador del pin, no debe comenzar con
nmero y no debe contener smbolos especiales:
$#@....
Modo:
Indica el flujo de la informacion: input, output,
buffer y inout.
Tipo:
Indica el valor que puede tomar: bit, bit_vector,
std_logic, std_logic_vector.

Ing. Alfredo Granados Ly
Ejercicios
bit: 0, 1
Bit_vector: 001010, 11, 010100001001
std_logic: 0,1,L,H,Z,X,W,U,-
std_logic_vector: 010UU, ZZZ, WUU0000

Declarar la entidad de:
Compuerta AND.
Multiplexor de 2 a 1.
Decodificador de 3 a 8.
Ing. Alfredo Granados Ly
Arquitectura
Es donde reside el funcionamiento del circuito.
Detalle interno de la caja negra
Esta basado en sentencias concurrentes (slo se
activa si ocurre un evento).
Se considera un evento cuando la seal cambia de
valor.
Tres estilos para describir el comportamiento del
circuito:
Flujo de datos (ACS)
Algoritmico (Process)
Estructural (Port Map)
Ing. Alfredo Granados Ly
Arquitectura
Ing. Alfredo Granados Ly
Arquitectura
Ing. Alfredo Granados Ly
Seales
Elemento fisico: pin, nodo interno, flip-flop, registro.
Sintaxis:
Seal <= Expresin;
En la Expresin pueden haber: otras seales (del
mismo tipo), valores, expresiones.
Ejemplo:
sel <= 0;
x <= ((not sel) and a) or (sel and b);
f <= a & b;
q(0) <= b(3) and sel;
Ing. Alfredo Granados Ly
Seales
Elemento fisico: pin, nodo interno, flip-flop, registro.
Sintaxis:
Seal <= Expresin;
En la Expresin pueden haber: otras seales (del
mismo tipo), valores, expresiones.
Ejemplo:
sel <= 0;
x <= ((not sel) and a) or (sel and b);
f <= a & b;
q(0) <= b(3) and sel;
Ing. Alfredo Granados Ly
Estilo Flujo de Datos
ACS nica:
Seal <= Expresin;
ACS condicional:
Seal <= Exp1 when Condic1 else
Exp2 when Condic2 else
Exp3 when Condic3 else Exp4;
ACS selectiva:
with Expresion select Seal <= Exp1 when Opc1,
Exp2 when Opc2,
Exp3 when Others;
Ing. Alfredo Granados Ly
Ejemplos: Multiplexor
Ing. Alfredo Granados Ly
Multiplexor de 2 a 1
ACS Condicional
ASC Selectivo
Ing. Alfredo Granados Ly
Ejercicios
Disear en VHDL los siguientes circuitos:
Problema de la Practica No2: Circuito evaluador
de seleccin de restorn.
Decodificador de 2 a 4 con habilitador.
Decodificador a 7 segmentos.
Comparador de 2 nmeros de 4 bits cada uno (A
y B). El circuito debe tener 3 salidas: EQU (A=B),
GT(A>B), LT (A<B).