Está en la página 1de 50

LOGICA SECUENCIAL

Ing. Juan Chvez Ocampo

OBJETIVOS ESPECIFICOS
El alumno al final del capitulo habr hecho un repaso de los principales conceptos de la lgica secuencial que se usaran a lo largo del curso.

CONTENIDO

Definicin de Circuitos Secuenciales. Tipos de Entradas: Externas e Internas. Tipos de Circuitos Secuenciales. Definicin de Flip Flop. Tipos de Flip Flops. Tablas Caractersticas y Tablas de Excitacin. Ecuaciones Caractersticas

CIRCUITOS SECUENCIALES
Los circuitos digitales se dividen en dos grandes grupos: LOS CIRCUITOS COMBINACIONALES, son aquellos en los cuales las salidas dependen directamente de las entradas.

E N T.

CIRCUITO COMBINACIONAL

S A L.

LOS CIRCUITOS SECUENCIALES, que son circuitos combinacionales a los cuales se les conectan elementos de memoria para formar un camino de realimentacin.

ENTR. EXTERNA
ENT. INTERNA

CIRCUITO
COMBINACIONAL

SALIDA

MEMORIA

CIRCUITO SECUENCIAL

Los elementos de memoria son capaces de almacenar informacin binaria. La informacin binaria almacenada en un tiempo dado define el estado del circuito secuencial.

Los circuitos entradas:

secuenciales

tienen

dos

tipos de

ENTRADAS EXTERNAS. Son las entradas que provienen del exterior del circuito secuencial. ENTRADAS INTERNAS. Son las entradas que provienen del lazo de realimentacin (estado presente).

El valor binario de la salida depende de las entradas externas y de las entradas internas.

CLASIFICACION
CIRCUITO SECUENCIAL SINCRONO Los cambios en la salida dependen de la seal de reloj. Sus elementos de memoria son los Flip-Flops. CIRCUITO SECUENCIAL ASINCRONO Las salidas pueden cambiar de estado en cualquier momento en que una o mas entradas cambie. Sus elementos de memoria son mecanismos retardadores de tiempo.

Debido a la realimentacin entre compuertas, el circuito secuencial asncrono puede volverse inestable, por ello, en el diseo se prefiere los circuitos sncronos.

En un sistema sncrono, es importante que las seales solo tengan efecto en instantes determinados, ello se logra haciendo que todas las compuertas se exciten ya sea a la vez o en secuencia, lo que se logra con la sincronizacin de las seales.

El sincronismo se obtiene por medio de un dispositivo llamado generador maestro de tiempo, el cual genera un tren de pulsos de reloj peridico. Dichos pulsos se distribuyen en el circuito de modo de que los elementos de memoria solo se afecten con la llegada de los pulsos. Los circuitos secuenciales que usan pulsos de reloj se llaman circuitos secuenciales temporizados.

FLIP FLOP

Son celdas binarias de memoria capaces de almacenar 1 bit de informacin. Un flip flop puede mantener un estado binario indefinidamente hasta que se cambie por una seal de entrada para cambiar de estado. Su caracterstica bsica es que tiene dos salidas que son complementarias (Q )

CIRCUITO BASICO R-S

TABLA DE VERDAD
S 1 0 0 0 1 R 0 0 1 0 1 Q 1 1 0 0 C.P. 0 0 1 1

C.P. : Condicin prohibida

FLIP FLOP R-S TEMPORIZADO

Es un circuito al que se le agrega una combinacin de compuertas de modo de que solo responda a los niveles de entrada mientras esta aplicado el pulso de reloj.

CIRCUITO BASICO

TABLA DE VERDAD
Q(t) 0 0 0 0 1 1 1 1 S 0 0 1 1 0 0 1 1 R 0 1 0 1 0 1 0 1 Q(t+1) 0 0 1 C.P. 1 0 1 C.P.

TIPOS DE FLIP FLOP


J K TEMPORIZADO.

Es una modificacin del flip flop R S que elimina el estado indeterminado

CIRCUITO BASICO

TABLA CARACTERISTICA
J 0 0 1 1 K 0 1 0 1 Q(t+1) Q(t) 0 1 (t)

FLIP FLOP D

Es un flip flop que permite transmitir datos. Bsicamente es un flip flop R-S con un inversor en la entrada R, reduciendo el numero de entradas de 2 a 1. D Q(t+1) 0 0 1 1

CIRCUITO BASICO

FLIP FLOP T

Es la versin de una entrada del flip flop J-K. El nombre de T se deriva de la propiedad de variar de estado (toggle). T Q(t+1) 0 Q(t) 1 (t)

CIRCUITO BASICO

TABLA CARACTERISTICA DEL FLIP FLOP R - S


S 0 0 1 1 R 0 1 0 1 Q(t+1) Q(t) 0 1 C. P.

TABLAS DE EXCITACIN DE FLIP FLOPS

Q(t) 0 0 1 1

Q(t+1) 0 1 0 1

S R 0 X 1 0 0 1 X 0

TABLAS DE EXCITACIN DE FLIP FLOPS

Q(t) 0 0 1 1

Q(t+1) 0 1 0 1

S R 0 X 1 0 0 1 X 0

J K 0 X 1 X X 1 X 0

TABLAS DE EXCITACIN DE FLIP FLOPS

Q(t) 0 0 1 1

Q(t+1) 0 1 0 1

S R 0 X 1 0 0 1 X 0

J K 0 X 1 X X 1 X 0

D 0 1 0 1

TABLAS DE EXCITACIN DE FLIP FLOPS

Q(t) 0 0 1 1

Q(t+1) 0 1 0 1

S R 0 X 1 0 0 1 X 0

J K 0 X 1 X X 1 X 0

D 0 1 0 1

T 0 1 1 0

DIFERENCIAS

Las TABLAS CARACTERISTICAS dan la salida en funcin de las entradas. Se usan para realizar el ANALISIS de los circuitos. Las TABLAS DE EXCITACIN indican cuales son los valores que deben colocarse en las entradas para una determinada secuencia de valores de salida. Se usan en la SINTESIS o diseo de circuitos.

ECUACION CARACTERISTICA FLIP FLOP SR

De la tabla caracterstica: Q S R 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Q(t+1) 0 0 1 X 1 0 1 X

SR
Q

1
R

X X

1 1

ECUACION CARACTERISTICA: Q(t+1) = S + QR

ECUACION CARACTERISTICA FLIP FLOP J - K

De la tabla caracterstica: Q(t) J K 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Q(t+1) 0 0 1 1 1 0 1 0

JK

1
Q

1
K

1 1

ECUACION CARACTERISTICA:
Q(t+1) = Q J + QK

ECUACION CARACTERISTICA FLIP FLOP D

De la tabla caracterstica: Q D Q(t+1) D 0 0 0 0 Q 0 1 1 0 1 0 0 1 1 1 1 Ecuacin Caracterstica: Q(t+1) = D

1 1 1

ECUACION CARACTERISTICA FLIP FLOP T

De la tabla caracterstica: Q(t) T Q(t+1) T 0 0 0 0 1 Q 0 1 1 0 1 1 0 1 1 1 1 1 0 Ecuacin Caracterstica: Q(t+1) = Q T+QT =QT

Flip flops activados por reloj

Se utiliza cuando se desea que las salidas de los sistemas varen en forma precisa, lo que se obtiene por medio de una seal de disparo o cambio, llamada seal de reloj. Los flip flops son sensibles a los cambios de nivel de seal o a los flancos de subida o bajada.

TIEMPO DE ESTABLECIMIENTO (ts)

Es el intervalo que precede inmediatamente a la transicin activa de la seal de reloj, durante la cual la entrada sincrona tiene que mantenerse en el nivel indicado. Es dato del fabricante. Si no cumple este requisito, quizs el flip flop no responda de manera confiable cuando ocurra la transicin de reloj.

TIEMPO DE RETENCION (th)

Es el intervalo que sigue inmediatamente a la transicin activa de la seal de reloj, durante la cual la entrada sincrona tiene que mantenerse en el nivel indicado. El tiempo mnimo se especifica por fabricante. Si no cumple este requisito, el flip flop no se dispara de manera confiable.

De este modo, para asegurar que un flip flop responder adecuadamente cuando ocurra la transicin activa de reloj, las entradas sincronas deben ser invariables para un intervalo igual a ts anterior a la transicion del reloj y para un intervalo igual a th posterior a la transicion de reloj.
En promedio los tiempos son: 5 ns ts 50 ns 0 ns th 10 ns

ENTRADAS ASINCRONAS
Operan independientemente de las entradas de reloj. Se emplean para fijar la salida del flip flop en 1 o 0 en cualquier instante, sin importar las condiciones presentes de las otras entradas. Son entradas dominantes.

Las principales entradas asncronas son: PRESET: pone a 1 la salida Q cuando se activa. CLEAR: pone a 0 la salida Q cuando se activa

Prximo Laboratorio
-

Utilizando compuertas lgicas electrnicas implementar los Flip Flop: SR JK D T. Comprobar con su tabla de verdad.

Verificar el comportamiento de los FF: 7474 y 7476

EJERCICIOS
1. Determinar el valor de Q, clock activado por flaco:

EJERCICIOS EJERCICIOS
2. Dar el diagrama de tiempo para Q1, Q2, Condicin inicial Q1 = Q2 = 0 Flip Flops accionados por flanco

CK

EJERCICIOS EJERCICIOS
3. Dar los diagramas de tiempo de los puntos D, Q. Condicin inicial Q=0. Flip Flops accionados por flanco

CK

EJERCICIOS EJERCICIOS
4. Graficar Q0, Q1, X.Condicin inicial Q0 = Q1 = 0. Flip Flops accionados por flanco

CK

También podría gustarte