CISC vs RISC

ING. CESAR LAZARO

CISC
Al iniciarse el desarrollo de Microprocesadores, los diseadores se encontraron con los mismos problemas que con los circuitos digitales de propsito especfico:

Largos tiempos de desarrollo Gran costo de errores de diseo/implementacin

CISC
La complejidad tpicamente se originaba en la lgica de control que hace que todos los componentes trabajen de la forma correcta.

CISC
La solucin: utilizar una memoria (tipo ROM, no voltil) para implementar esta lgica de control. Las entradas de la lgica de control crean la direccin de la memoria y el contenido de la posicin de memoria son las salidas de control internas. Esta memoria es conocida como microcdigo.

CISC
As, se acortan los tiempos de desarrollo y si hay cambios, basta con modificar el microcdigo.

CISC
Al tener esta nueva herramienta, los fabricantes pudieron hacer diseos ms complejos, ms rpido y a menor costo.

Se busc entonces resolver un problema de ese tiempo: acortar la brecha semntica (semantic gap).

CISC
El semantic gap es la diferencia entre la representacin de un problema en un lenguaje de alto nivel y el lenguaje de mquina.

Recordemos que en aquel tiempo, una de las tareas ms difciles era la programacin de compiladores y sistemas operativos en assembler. Cada arquitectura tena su(s) sistemas operativos propietario(s).

CISC
As, buscaron tener un lenguaje de mquina con instrucciones complejas que se parecieran a los comandos de lenguajes de alto nivel y modos de direccionamiento que les facilitaran la programacin en assembler.

CISC
Por lo tanto, el set de instrucciones aument en cantidad de instrucciones considerablemente.

CISC
Por otro lado, los fabricantes de las primeras arquitecturas de 8 bits que fueron populares comenzaron a sacar al mercado procesadores de 16 bits que, debido a la gran cantidad de software que exista para sus antecesores de 8 bits, deban mantener compatibilidad (backwards compatible).

CISC
Estos procesadores tenan entonces que incluir en su set de instrucciones todas la instrucciones de 8 bits de sus antecesores.

As fue como se fueron desarrollando las arquitecturas CISC (Complex Instruction Set Computer).

CISC (Resumen)

Objetivo: Ayudar al programador de Assembler. Estrategia: Reducir la brecha semntica. Caractersticas de CISC: Control interno por medio de microcdigo Gran cantidad de instrucciones Muchos modos de direccionamiento Pocos registros Casi todas la instrucciones pueden utilizar la memoria como operando Largo de instrucciones variable

RISC
A mediados de los ochenta, ya existan sistemas operativos multiplataforma populares (UNIXes). Esto permita tener compiladores de mltiples arquitecturas (cross-compilers). La programacin en assembler era poca.

El diseo de compiladores estaba ms desarrollado y se gir la atencin a la optimizacin del cdigo generado por estos en busca de la mejora en desempeo.

RISC
Surgi un movimiento, plasmado en un artculo tcnico de William Stallings llamado Reduced Instruction Set Computer. En este, Stallings propona y describa un nuevo tipo de arquitectura basado en la simpleza. Propona reducir drsticamente el nmero de instrucciones, los modos de direccionamiento y restringir los accesos a memoria a las instrucciones de Load y Store. Su objetivo era maximizar el desempeo del procesador.

RISC
Estos cambios implicaban que la lgica de control sera ms simple y podra ser implementada con compuertas (ms rpido que microcdigo), como en los inicios del microprocesador. Ya exista software de diseo de circuitos integrados que ayudaba a acortar los tiempos y costos de diseo y de debugging.

RISC
La simplificacin permiti implementar ciertas mejoras arquitecturales que a la fecha solo se encontraban en los procesadores de mainframes y supercomputadoras, como caching y pipelinening. El rea de pastilla que ocupara la lgica de control era menor y permita incluir otras cosas deseables en la pastilla como caches y Floating Point Unit (FPU).

RISC
El iniciar arquitecturas nuevas tambin permitira comenzar de cero sin acarrear con instrucciones viejas y caractersticas poco deseables para mantener backwards compatibility. Dado que el acceso a memoria esta restringido a Load y Store, los procesadores RISC deben tener ms registros y normalmente implementan una arquitectura de set de instrucciones 3 address machine.

RISC (Resumen)
Objetivos: Maximizar el desempeo.
Estrategia: Implementar mejoras arquitecturales, lgica de control ms rpida, facilitar la implementacin de algoritmos optimizantes en los compiladores. Caractersticas de RISC:

Control interno por medio de compuertas (hardwired) Poca cantidad de instrucciones Pocos modos de direccionamiento Muchos registros a memoria restringidos a Loads y Stores Largo de instrucciones fijo

Accesos

CISC vs RISC
En la actualidad, las arquitecturas CISC de alto desempeo se han beneficiado de las mismas mejoras arquitecturales que los RISC implementaron por primera vez (caching, pipelinening, etc.). Debido a compatibilidad y a recursos de desarrollo, los RISC no han obtenido popularidad en el segmento de desktops y laptops. Son populares en los segmentos de Servidores de medio y alto desempeo y aplicaciones embedded.

GRACIAS