UCP Sede: Formosa Ao: 2013

Carrera: Lic. en Sistemas de Informacin

Ctedra: Arquitectura de computadores

UNIDAD 3: MEMORIAS
Profesor: Lic. Ruiz Diaz Javier Alumna asistente: Romero, Melodi Marisel

Fundamentacin
La memoria es uno de los componentes fundamentales de las computadoras, ya
que sin ellas, stas no podran procesar informacin de ninguna manera porque no tendran un medio de almacenamiento de informacin. La memoria cach por

su parte, permite al procesador tener un rpido acceso a los datos recientes en

memoria. Es una memoria auxiliar, que en otras palabras asiste al procesador en su labor.

Objetivos
Que el alumno logre:

Comprender conceptos bsicos del sistema de memoria. Entender los principios bsicos de funcionamiento de la memoria cach.

Resaltar la importancia de la misma en su asistencia al procesador.

Contenidos:

Memoria

Conceptos bsicos del sistema de memoria

Principios bsicos de la memoria cach Elementos de la cache

Bibliografa

Memoria:

La memoria es la parte del ordenador en la que se almacenar los programas (las instrucciones y los datos).

Memoria:

Bits: La unidad bsica de memoria es el dgito binario, llamado bit. Un bit puede contener un 0 o un 1; es la unidad ms simple posible.

Direcciones de memoria: Las memorias consisten en varias celdas, cada una de las cuales puede almacenar un elemento de informacin. Cada celda tiene un nmero, su direccin, con el cual los programas pueden referirse a ella. Si una memoria n celdas, tendr las direcciones 0 a n-1. Todas las celdas de una memoria contienen un mismo nmero de bits. Si una celda consta de k bits podr contener cualquiera de 2^k combinaciones de bits distintas.

Las computadoras emplean el sistema de numeracin binario, as expresan las direcciones de memoria como nmeros binarios. Si una direccin tiene m bits, el nmero mximo de celdas direccionables es 2^m. Por lo tanto el nmero de bits de la direccin determina el numero maximo

de celdas direccionables directamente en la memoria y eso es independiente del numero de bits por
celda.

La importancia de la celda es que es la unidad direccionable ms pequea.

Byte: consiste en la
agrupacin de 8bits. El byte es capas de almacenar caracteres

o nmeros pequeos.
Pero resulta insuficientes para representar nmeros

de cierta magnitud por

lo que se agrupan el palabras

El tamao de la palabra viene determinado por el ancho de los registros

generales de la CPU. Un procesador con registros de 32 bits tiene un palabra

de 32 bits. Esto significa que pueden hacer operaciones (aritmticas, de movimientos, etc.) con datos de hasta 32 bits.

UBICACIN Procesador Interna (principal) Externa (secundaria) CAPACIDAD Tamao de la palabra Nmero de palabras UNIDAD DE TRANSFERENCIA Palabra Bloque MTODO DE ACCESO Acceso secuencial Acceso directo Acceso aleatorio Acceso asociativo

PRESTACIONES Tiempo de acceso Tiempo de ciclo Velocidad de transferencia

CARACTERSTICAS FSICAS Volatil / No volatil Borrable / no borrable

CLASIFICACION JERARQUIA DE MEMORIAS

Conceptos Bsicos: Unidad de transferencia

Unidad de transferencia (conceptos relacionados):
Palabra: unidad natural de organizacin de la memoria. Su tamao suele coincidir

con el nmero de bits utilizados para representar nmeros y con la longitud de las instrucciones. Unidades direccionables: palabras o bytes. Relacin entre la longitud A de una direccin y el nmero N de unidades direccionables. 2^A=N. Unidades de transferencia: M. principal: N de bits que se leen o escriben de memoria a la vez (palabras). M. externa: Los datos se transfieren en unidades mayores que la palabra (Bloques).

Conceptos Bsicos: Mtodos de acceso

ACCESO SECUENCIAL: La memoria se organiza en unidades de datos (registros). El acceso se realiza con una secuencia lineal especfica. Informacin de direccionamiento -> Separacin de registros y recuperacin de datos.

Se utiliza un mecanismo de lectura y escritura compartida que debe ir trasladndose desde una
posicin actual a la deseada, pasando y obviando cada registro intermedio. Tiempo de acceso a un registro variable. Ejemplo: cintas magnticas.

ACCESO DIRECTO: Mecanismo de lectura/escritura compartida. Los registros (bloques) tienen una direccin nica basada en su direccin fsica. Acceso a una vecindad dada, seguido de una bsqueda Secuencial. Tiempo de acceso variable. Ejemplo: unidades de disco

Conceptos Bsicos: Mtodos de acceso

ACCESO ALEATORIO:
Cada posicin de memoria direccionable tiene una acceso directo para acceder, cableado fsicamente. El tiempo de acceso a cada posicin es constante y no depende de accesos anteriores. Por lo tanto, cualquier posicin puede seleccionarse aleatoriamente y ser direccionada y ser accedida directamente. Un ejemplo de este tipo de acceso es la memoria principal y algunos sistemas de cach.

ACCESO ASOCIATIVO:
Tipo de acceso aleatorio que permite realizar una comparacin a ciertas posiciones de bits dentro de una palabra buscando que coincidan con unos valores dados, y hacer esto para todas las palabras simultneamente. Una palabra es recuperada basndose en una porcin de su contenido en lugar de su direccin. Ejemplo: memorias cach.

Conceptos Bsicos: Prestaciones

Tiempo de acceso:
Para acceso aleatorio: tiempo que tarda en realizarse una operacin de lectura/escritura. Para otros tipos de acceso: tiempo que tarda en situarse el mecanismo de lectura/escritura en la posicin deseada.

Tiempo de ciclo de memoria (en memorias de acceso aleatorio):

Tiempo de acceso + tiempo adicional requerido para el inicio del segundo acceso. Tiempo adicional: finalizacin de las transiciones en las lneas de seal + regeneracin de los datos en lecturas destructivas.

Conceptos Bsicos: Prestaciones

Velocidad de transferencia: es la velocidad para
transferir datos a, o desde, una unidad de memoria. Memorias de acceso aleatorio = inverso de tiempo de ciclo Otros tipos de memorias: TN = TA + N/R

TN= Tiempo medio de escritura o lectura de N bits

TA= Tiempo de acceso medio N= Nmero de bits R= Velocidad de transferencia en bits por segundo (bps)

Clasificacin:
TIPO DE MEMORIAS MEMORIA PRIMARIA MEMORIAS SECUNDARIAS EJEMPLOS RAM (Random Access Memory)

ROM (Read only Memory)

Memoria Cach Disco Rgido CD/DVD

CD ROOM
Discos ZIP

JERARQUIA DE MEMORIA
Restricciones del diseo del sistema de memoria: capacidad, coste por bit y tiempo de acceso. tiempo de acceso => coste por bit capacidad => coste por bit

capacidad => tiempo de acceso

Solucin? Usar una jerarqua formada por distintos dispositivos de memoria.

J E R A R Q U I A

Memorias pequeas, caras y rpidas se complementan con otras ms grandes, ms baratas y lentas.

Esta estrategia funciona si se cumple que a medida que se desciende en la jerarqua: coste por bit capacidad tiempo de acceso

y frecuencia de accesos por parte la CPU

D E

M E M O R I A

Principios bsicos de la memoria cach:

El objetivo de la memoria cach es lograr que la velocidad de la memoria sea lo ms rpida posible.

Principios bsicos de la memoria cach:

Organizacin tpica de cach

Elementos de la cach:
Tamao de la cach Funcin de correspondencia
Directa Asociativa Asociativa por conjuntos

Poltica de escritura
Escritura inmediata postescritura

Algoritmos de sustitucin
Utilizando menos recientemente (LRU) Primero en entrar-primero en salir (FIFO)

Tamao de lnea

Numero de caches

Utilizando menos frecuentemente (LFU)

Uno o dos niveles

Aleatorio

Unificada o partida

CORRESPONDENCIA DIRECTA

Es la ms simple, consiste en hacer corresponder cada bloque (memoria principal) a solo una lnea posible de cach.

Cj Mi si j= i (mod C). Siendo Cj = lnea j de la cache Mi = bloque i de la memoria principal. C = n de lneas de la cache.

CORRESPONDENCIA DIRECTA

Desventaja: hay una posicin concreta de cach para cada bloque

dado. Por ello, si un programa referencia repetidas veces a bloques diferentes asignados en la misma lnea, dichos bloques se estaran intercambiando continuamente en la cach, y la tasa de aciertos seria baja. Fenmeno conocido con el nombre de vapuleo (trashing)

Correspondencia Asociativa

Supera la desventaja de la directa; cada bloque(memoria principal) puede ir en cualquier posicin(lnea) de cache. En este caso, la lgica de control de la cach interpreta una direccin de memoria simplemente con una etiqueta y un campo de palabra. El campo de etiqueta identifica unvocamente un bloque de memoria principal. Para determinar si un bloque esta en la cach, su lgica de control debe examinar simultneamente todas las etiquetas de lneas para buscar una coincidencia.

Correspondencia Asociativa

Desventaja: es la compleja circuitera necesaria para examinar en paralelo las etiquetas de todas las lneas de la memoria cach

Asociativa por conjuntos

Conjunto: se agrupan las lneas de la cache en conjuntos de K lneas. Primero las lneas de memoria cach se asocian en conjuntos y la correspondencia se establece de forma directa entre cada bloque de la memoria principal y cada conjunto de la cach.

Algoritmos de Sustitucin:

Cuando se introduce un nuevo bloque en la cache, debe sustituirse uno de los bloques existentes. Para el caso de correspondencia directa, slo hay una posible lnea para cada bloque particular, y no hay eleccin posible. Para las tcnicas asociativas, se requieren algoritmos de sustitucin. . Para conseguir alta velocidad, tales algoritmos deben implementarse en hardware. Algunos de estos algoritmos son:

El (LRU. least-recently used), menos recientemente utilizado: se sustituye el bloque que se ha mantenido en la cache por ms tiempo sin haber sido referenciado. Esto es fcil de implementar para la asociativa por conjuntos de dos vas. Cada lnea incluye un bit USO.

Cuando una lnea es referenciada. se pone a 1 su bit USO y a 0 el de la otra lnea del mismo
conjunto. Cuando va a transferirse un bloque al conjunto, se utiliza la lnea cuyo bit USO es 0. Ya que estamos suponiendo que son ms probables de referenciar las posiciones de memoria utilizadas ms recientemente, el LRU debiera dar la mejor tasa de aciertos.

Algoritmos de Sustitucin:

Primero en entrar-primero en salir (FIFO. first-in-first-out): se sustituye aquel

bloque del conjunto que ha estado ms tiempo, en la cach. El algoritmo FIFO puede implementarse fcilmente mediante una tcnica cclica . (round-robin) o buffer circular.

Otra posibilidad ms es la del utilizado menos frecuentemente (LFU. leastfrequently used): se sustituye aquel bloque del conjunto que ha experimentado menos referencias. LFU podra implementarse asociando un contador a cada lnea.

Una tcnica no basada en el grado de utilizacin consiste simplemente en coger una lnea al azar (aleatoria) entre las posibles candidatas.

Polticas de escritura

La tcnica ms sencilla se denomina escritura inmediata. Utilizando esta tcnica, todas las operaciones de escritura se hacen, tanto en cache como en memoria principal. Asegurando que el contenido de la memoria principal siempre es vlido. Cualquier otro mdulo procesador-cach puede monitorizar el trfico a memoria principal para mantener

la coherencia en su propia cache. La principal desventaja de esta tcnica es que genera un

trfico sustancial a memoria que puede asignar un cuello de botella.

Una tcnica alternativa, conocida como postescritura, minimiza las escrituras en memoria. Con la post-escritura, las actualizaciones se hacen slo en la cache. Cuando tiene lugar una actualizacin, se activa un bit ACTUALIZAR asociado a la lnea. Despus, cuando el bloque es sustituido, es (post-l escrito en memoria principal si y solo si el bit ACTUALIZAR est activo. El problema de este esquema es que a veces porciones de

memoria principal no son vlidas, y los accesos por parte de los mdulos de E/S slo
podran hacerse a travs de la cache. Esto complica la circuitera y genera un cuello de botella potencial

Nmero de cachs

Con el aumento de densidad de integracin, ha sido posible tener una cache

en el mi chip del procesador: cache on-chip. Comparada con la accesible

a travs de un bus externo. la cache on-chip reduce la actividad del bus externo del procesador y. por tanto, reduce los tiempos de ejecucin e incrementa las prestaciones globales del sistema. Cuando la instruccin o dato requeridos se encuentran en la cache on-chip, se elimina el acceso al Debido a que los caminos de datos internos al procesador son muy cortos en comparacin con la longitud de los buses. Los accesos a la cache on-chip se

efectan apreciablemente rpidos que los ciclos de bus. Incluso en ausencia

de estados de espera. Adems, durante perodo el bus est libre para realizar otras transferencias.

Nmero de cachs

La inclusin de una cache on-chip deja abierta la cuestin de si es adems deseable una cach externa u off-chip. Normalmente la respuesta es afirmativa, y los diseos ms acta les incluyen tanto cache on-chip como externa. La estructura resultante se conoce como cach de dos niveles, siendo la cache interna el nivel 1 |L1). y la externa el nivel 2 L2). La razn por la que se incluye una cache L2 es la siguiente. Si no hay cache L2 y el procesador har una peticin de acceso a una posicin de memoria que no est en la cache Ll. entonces el procesador debe acceder a la DRAM travs del bus. Debido a la lentitud usual del bus y a los tiempos de acceso de las memorias, se obtienen bajas prestaciones. Por otra parte, si se utiliza una cache L2 SRAM, entonces, con frecuencia, la informacin que falta puede recuperarse fcilmente. Si la SRAM es suficientemente rpida para adecuarse a la velocidad del bus, los datos pueden accederse con cero estados de espera, el tipo de transferencia de bus ms rpido.

Tipos de memoria cach. Niveles de Cach (L1, L2 y L3)

CACH L1: se encuentra integrada dentro de los circuitos del microprocesador y eso la hace
ms cara y ms complicado el diseo, pero tambin mucho ms eficiente por su cercana al microprocesador, ya que funciona a la misma velocidad que l.

CACH L2: esta es la que viene en forma de tarjetas de memoria, para ser insertada en una ranura (slot) especial de la tarjeta principal (Motherboard) y funciona a la velocidad de trabajo de la misma. Actualmente la memoria L2 viene integrada en el microprocesador, se encarga de almacenar datos de uso frecuente y agilizar los procesos; determina por mucho si un

microprocesador es la versin completa un modelo austero.

CACH L3: esta memoria es un tercer nivel que soportan principalmente los procesadores de la firma AMD. Con este nivel de memoria se agiliza el acceso a datos e instrucciones que no fueron localizadas en L1 L2. Si no se encuentra el dato en ninguna de las 3, entonces se acceder a buscarlo en la memoria RAM.

Cach Unificada o partida

Una cache unificada tiene varias ventajas potenciales: Para un tamao dado de cache, una unificada tiene una tasa de aciertos mayor que una partida, ya que nivela automticamente la carga entre captacin de instrucciones y de datos. Es decir, si un patrn de ejecucin implica muchas ms captaciones de instrucciones que de datos, la cache tender a llenarse con instrucciones, y si el patrn de ejecucin involucra relativamente ms captaciones de datos, ocurrir lo contrario.

Slo se necesita disear e implementar una cache.

La ventaja clave del diseo de cache partida es que elimina la

competicin por la cache entre el procesador de instrucciones y la unidad de ejecucin

Bibliografa:
Organizacin Stallings. Arquitectura de Computadores. Tanenbaum Andrew. y arquitectura de computadores. William