Diseño de Sistemas Digitales - 1

DISEO DE SISTEMAS DIGITALES
Ing. JULIO GONZALEZ PRADO
INTEGRACION
ES UN PROCESO QUE SE GENERA
DEBIDO A LA CONSTANTE REDUCCION DE TAMAO DE LOS DISPOSITIVOS
CARACTERISTICAS
Mayor numero de dispositivos por IC. Menor numero de componentes en cada
sistema. Mayor velocidad. Menor consumo de potencia. Mayor dificultad en el diseo. Mayor dificultad en la reparacin. Mayor costo de fabricacin.
DISEO AUTOMATICO
Es un conjunto de tcnicas asistidas por
computador que permiten mtodos de diseo eficiente para circuitos de gran complejidad.
OBJETIVOS
Gestionar la complejidad, reduciendo el
esfuerzo de diseo. Incrementar la productividad, reduciendo el tiempo de diseo y el lanzamiento del producto. Aumentar la calidad del circuito: velocidad, costo, consumo y fiabilidad.
FACTORES DE VIABILIDAD ECONOMICA

Volumen de fabricacin.
Numero de circuitos correctos / numero de
circuitos fabricados. Precio Rendimiento del circuito. Tiempo de salida al mercado.
AMBIENTE DE DESARROLLO
En principio el termino CAD se asocia con el
dibujo, pero como el diseo es un concepto mas amplio, ya que incluye tanto diseo como comprobacin de funcionamiento, anlisis de costos, distribucin de componentes, etc., el termino CAD se amplia para cubrir todas estas caractersticas.
Incrementar la productividad, reduciendo el
ciclo de diseo y por lo tanto el tiempo total. Los objetivos del Diseo Automtico son: Gestionar la complejidad, reduciendo el esfuerzo humano. Aumentar la calidad del circuito en trminos de rendimiento, costos, consumo y fiabilidad.
EDA (Electronic Design Automation) es el
nombre que se da a todas las herramientas (tanto de hardware como de software) que ayudan en el diseo de sistemas electrnicos. Un papel importante en el diseo lo tienen las computadoras que pueden soportar paquetes de simulacin mas sofisticados.
NECESIDAD DE LA SIMULACION
En el diseo del HARDWARE existe un gran
problema que no existe cuando se desarrolla software. Este problema es el costo que implica producir un prototipo para realizar las pruebas reales del sistema.
NECESIDAD DE SIMULACION
Este prototipo puede tener un valor que
supera largamente al producto terminado, pero es necesario de realizar ya que sin el no es posible analizar el comportamiento del sistema en forma real.
IDEA
DATOS
DIAGRAMA DE FLUJO DE DISEO DE UN SISTEMA
DISEO
PRUEBA
REDISEO
PRUEBA SATISFACTORIA?
TOMA DE DATOS NO
SI
FABRICACION DEL PROTOTIPO
PRUEBA SATISFACTORIA?
TOMA DE DATOS
EXPERIMENTALES
NO
si
DISEO DEFINITIVO
Como vemos del diagrama de flujo, cuanto
mas cercano sea el diseo propuesto a la realidad la posibilidad de que el prototipo tenga fallas es menor.
Para ello se introduce la fase de simulacin y
comprobacin de circuitos utilizando las herramientas CAD , de forma que no sea necesario realizar fsicamente un prototipo para comprobar el funcionamiento del circuito.
METODOLOGIA DE DISEO
NO JERARQUICAS
Se describe el circuito como un solo bloque,
es adecuada para circuitos pequeos.
JERARQUICAS
Describe al circuito como un esquema
jerrquico de bloques interconectados. Es adecuada para circuitos grandes. Puede ser: TOP DOWN: Se divide el diseo en bloques y se disea luego cada bloque. BOTTOM UP: Se disean los bloques y luego se realiza el diseo total.
BASADOS EN ESQUEMAS
Son en las cuales el diseador:

Genera las ecuaciones lgicas Minimiza dichas ecuaciones Implementa el circuito con compuertas.
BASADOS EN LENGUAJES DE
DESCRIPCION HARDWARE (HDL) Se usan para manejar circuitos complejos. Se describe el diseo en lenguaje de alto nivel. Permite aplicacin fcil del diseo en diferentes fabricantes. Permite descripciones mas detalladas. Se puede usar diseos anteriores.
ESTILOS DE DISEO
Son las formas de diseo que permiten
adaptar el diseo fsico de un circuito a las necesidades del mercado. Se clasifican de acuerdo al grado de libertad que tiene el diseador cuando decide la topologa del circuito.
ESTILO DE DISEO
FULL CUSTOM: El diseador goza de
completa libertad durante el diseo fsico del circuito. No se utilizan elementos prediseados. No existen restricciones en el diseo del bloque funcional ni en su ubicacin ni en el trazado de las conexiones. Cualquier parte del circuito puede optimizarse.
DISEO FULL CUSTOM: VENTAJAS

Flexibilidad
Obtencin de circuitos de alta calidad.
DISEO FULL CUSTOM: DESVENTAJAS

No es automatizable.
Requiere enorme esfuerzo.

Requiere de diseadores altamente
especializados.
DISEO FULL CUSTOM: DESVENTAJAS

Solo es rentable cuando sus costos pueden
costearse con un gran volumen de produccin (microprocesadores, memorias). Con un tiempo de vida largo. Con un alto grado de reutilizacin.
ESTILOS DE DISEO
DISEO SEMI CUSTOM: Convierte en
ventajas del diseo FULL CUSTOM: Es automatizable. No requiere muchos esfuerzo de diseo. No requiere de diseadores especializados. Sus tiempo de salida al mercado son relativamente cortos.
DISEO SEMI CUSTOM: CLASIFICACION

BASADO EN CELDAS.
Que pueden ser: CELDAS ESTANDAR o
MACROCELDAS. BASADO EN ARRAYS (ARREGLOS). Que pueden ser: ARRAYS PREFUNDIDOS o ARRAYS PRECABLEADOS.
DISEO BASADO EN CELDAS: CELDAS ESTANDAR

Son los bloques funcionales prediseados
Se agrupan en bibliotecas facilitadas por el
fabricante que se pueden actualizar. Contienen bsicamente compuertas lgicas y flip flop. Tienen una geometra determinada y se ubican siguiendo determinadas reglas.

Geomtricamente es un rectngulo de altura
fija y anchura variable que depende de la complejidad de la funcin implementada. Se ubican en filas de igual altura, dejando entre ellas un espacio de anchura variable denominado CANAL.

Se realiza mediante diseo FULL CUSTOM.
Se enlaza en la fase previa del diseo por
medio del proceso de PROYECCION TECNOLOGICA.
DISEO BASADO EN CELDAS: MACROCELDAS

Contienen dispositivos mas complejos: Multiplicadores Sumadores Desplazadores RAM ROM PLA
DISEO BASADO EN CELDAS: MACROCELDAS

Tienen una estructura regular y son
fcilmente escalables. El diseo puede ser fcilmente automatizado mediante los generadores de macroceldas. El diseo fsico se genera a partir de los parmetros caractersticos del modulo.
BASADO EN ARRAYS: ARRAYS PREFUNDIDOS

Cada celda esta formada por un pequeo
numero de transistores cuyo conexionado interno determina su funcin. Las celdas se disponen en filas dejando un espacio (canal) entre ellas. Las interconexiones entre celdas se trazan por el canal.

CARACTERISTICAS:
Solo la ultima fase de fabricacin
(metalizacin) depende del diseo particular. Las primeras fases son comunes con gran volumen de produccin. Siempre queda un porcentaje de celdas sin utilizar.

Proporcionan densidades superiores a las
100,000 puertas. Porcentaje de aprovechamiento: 80% a 90% en dispositivos pequeos. 40% a 50% en dispositivos grandes.
BASADO EN ARRAYS: ARRAYS PRE CABLEADOS

Denominados FPGA: FIELD
PROGRAMMABLE GATE ARRAY. Se realizan programando adecuadamente los dispositivos y bloques de conexin. Cada bloque almacena su programa en una SRAM EPROM. Dependiendo del mtodo de almacenaje el FPGA puede ser voltil o no voltil.
BASADO EN ARRAYS: ARRAYS PRE CABLEADOS

Las celdas son complejas.
El grado de complejidad se denomina
GRANULARIDAD. GRANULARIDAD FINA: funciones de conmutacin de 4 a 6 variables y varios FFs. GRANULARIDAD GRUESA: sistemas reconfigurables: ALUs y varios registros.
TERMINOLOGIA: ASIC
ASIC: Circuitos Integrados diseados a
medida. Se disean a peticin del cliente para resolver determinada aplicacin. Son diseo FULL CUSTOM.
TERMINOLOGIA: FPIC
FPIC: FIELD PROGRAMMABLE
INTEGRATED CIRCUITS. Son integrados programables por el usuario mediante programadores comerciales. Tambin incluye integrados no destinados a las aplicaciones lgicas.
TERMINOLOGIA: FPIC
Entre los principales tenemos:
Memorias.
Microcontroladores. PLD: Programmable Logic Device. FPGA: Field Programmable Gate Array. ASPLD: Aplication Specific Programmable
Logic Devices.
TERMINOLOGIA: PLD
Son ASICs pequeas configurables por el
usuario capaces de realizar determinada funcin lgica. Generalmente consisten en una matriz de puertas AND seguida de una matriz de puertas OR, mediante la cual pueden realizarse cualquier funcin.
TERMINOLOGIA: ASPLD
Son PLDs diseados para realizar funciones
especificas tales como: Decodificadores de alta velocidad. Secuenciadores. Interfases para determinados buses. Perifricos programables para microprocesadores.
TERMINOLOGIA: FPGA
Contienen bloques lgicos relativamente
independientes entre si con una complejidad similar a un PLD de tamao medio.
VENTAJAS DE LOS PLDs

Reduccin del espacio en placa.
Eficacia de costo.
Diseo rpido del sistema. Flexibilidad en el diseo. Alta velocidad. Amplio campo de programacin. Seguridad contra copias.
EVOLUCION DE LOS DISPOTIVOS LOGICOS PROGRAMABLES

PROM: primer tipo de integrado programable
por el usuario. PLA: primer dispositivo desarrollado especficamente para implementar circuitos lgicos a principios de los 60s por PHILIPS.
EVOLUCION DE LOS DISPOTIVOS LOGICOS PROGRAMABLES

MPGA: Mask Programmable Gate Array. Son
integrados de mayor capacidad lgica de propsito general. FPGA: nacieron como una evolucin de los MPGA.
TECNOLOGIAS DE PROGRAMACION
El primer tipo de fusible programable por el usuario
desarrollado era el fusible usado en los PLAs, los cuales estn siendo reemplazados por nuevas tecnologas. Para los dispositivos de mayor densidad, formado bsicamente por CMOS se han desarrollado diferentes tcnicas para llevar a cabo los interruptores programables.
TECNOLOGIAS DE PROGRAMACION
Para los CPLDs las tecnologas de
interruptor se basan en transistores MOS con compuerta flotante como los usados en EPROM, EEPROM y FLASH. Para los FPGAs se usan SRAM y antifuse. ANTIFUSE: son circuitos abiertos que asumen resistencia baja cuando se programan.
CARACTERISTICAS DE DISEO CON PLDs

Los PLDs estn situados entre los
dispositivos a medida (ASICs) y los dispositivos de librera de funcin fija. Tienen las ventajas de los ASICs sin la desventaja del alto costo. Su periodo de diseo es mucho menor que las celdas normalizadas y las matrices de puertas.
CARACTERISTICAS DE DISEO CON PLDs

En determinadas aplicaciones, un PLD puede
sustituir hasta varias decenas de ICs de funcin fija. En ocasiones los PLDs se utilizan para realizar prototipos que servirn para implementar luego un ASIC mas complejo.
FACILIDAD DE DISEO
Se usan ensambladores y compiladores de
lgica programable tales como: PALASM, AMAZE, ABEL, CUPL, ORCAD/PLD. Permite expresar la lgica de circuitos en varias formas: ecuaciones, tablas de verdad, maquinas de estados, esquemas.
PRESTACIONES
Los PLD TTL tienen tiempos de conmutacin
tan rpidos como los ICs de funcin fija. Los PLD ECL son mas rpidos. Los dispositivos CMOS tienen una velocidad que ha superado a los TTL. En cuanto al consumo de potencia, los PLD generalmente consumen menos que a los IC que reemplazan.
FIABILIDAD
Cuanto mas complejo es el circuito, mayor es
la probabilidad del fallas del mismo. Como los PLD reducen el numero de ICs del sistema, se reduce la probabilidad de fallas.
APLICACIONES
Los CPLDs y FPGAs tienen velocidades
altas, amplio rango de capacidades y amplia gama de aplicaciones. Soportan diseos complejos: Controlador de grficos, controlador de LAN, UARTs. Una ventaja de los CPLDs es que se pueden realizar cambios de diseo simples usando reprogramacin.
TECNOLOGIA VLSI
Dentro del diseo VLSI existen mltiples
procesos tecnolgicos y estilos de diseo que se generan para lograr mayor velocidad, consumo y complejidad de diseo.
TECNOLOGIAS VLSI
Las tecnologas mas comunes son:
NMOS: velocidad media, consumo alto.

CMOS: velocidad media, consumo alto. BICMOS: velocidad alta, consumo alto. ECL: velocidad alta, consumo muy alto. GaAs: velocidad muy alta, consumo alto,
dificultad de integracin.
CPLDs FPGAs (ALTERA)

LOGICA
PROGRAMABLE
PLD
CPLDs
FPGAs
CPLDs
CPLDs
MAX 9000
MAX 7000 MAX 5000
FLEX 10K
FLEX 8000 FLEX 6000
APEX 20K
CPLDs
Son PLDs que permiten integrar todo un
sistema digital en un solo CI para la implementacin de Mega funciones.
CPLDs: Caracteristicas
Alta densidad: de 10;00 a 250,000
compuertas. Hasta 40,960 bits de RAM. Puede trabajar con diferentes niveles de voltaje: 5V, 3.3V, 2.5V Reconfigurables en circuito. Interconexin flexible.
Familia
APEX20K FLEX10K
Pines i/o
204 a 858 134 a 470
Compuertas
60,000 a 1500,000 10,000 a 250,000 2,500 a 16,000 16,000 a 24,000
FLEX 8000
FLEX 6000
78 A 208
81 a 218
Familia
MAX9000 MAX7000 MAX5000
Pines i/o
159 a 216 36 a 356 28 a 100 22 a 68
Compuertas
6,000 a 12,000 600 a 20,000 600 a 3750 300 a 900
CLASICOS
TERMINOLOGIA
CELDA LOGICA (LC): bloque constructivo
bsico de todos los productos de ALTERA con el que se puede implementar una funcin lgica. MACROCELDA: Bloque constructivo bsico basado en trminos producto: Clsicos y MAX
TERMINOLOGIA
ELEMENTO LOGICO (LE): Bloque
constructivo bsico basado en TABLAS DE BUSQUEDA FLEX. ARREGLO LOGICO (LAB): Grupo de celdas lgicas.
FLEX10K10
COMPUERTAS TIPICAS: 10,000
ELEMENTOS LOGICOS: 576

BLOQUES DE ARREGLOS LOGICOS (LAB):
72 ARREGLOS LOGICOS EMBEBIDOS: 3 MAXIMO PINES DE I/O: 134
FLEX10K50
ELEMENTOS LOGICOS: 2880

FLEX10K250
ELEMENTOS LOGICOS: 12,160

FLEX
FLEX
EA
(Arreglos Embebidos)
LA (Arreglos Lgicos)
EA: Embedded Array (Arreglos Embebidos)

Conformado por memorias SRAM
configurables. Se pueden implementar: Funciones de memoria. Funciones Lgicas Complejas. Mega funciones: Algoritmos de PDS, Microcontroladores, Caminos de datos.
LA: LOGIC ARRAYS (Arreglos Lgicos)

Conformado por un grupo de elementos
lgicos. Permiten implementar funciones lgicas: Contadores, Sumadores, Maquinas de Estado, Multiplexores, etc.
CONFIGURACION DE LOS FLEXs

Pueden ser configurados al momento en que
se les energiza. Se puede configurar con una memoria EEPROM serial por un sistema controlador.
CONFIGURACION DE LOS FLEXs

Tambin se puede realizar desde una RAM
desde el computador usando el puerto serial puerto paralelo. Tambin puede ser reconfigurado en circuito reseteando el dispositivo y cargando el nuevo dato.

Diseño de Sistemas Digitales - 1

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Diseño de Sistemas Digitales - 1

Cargado por

Copyright:

Formatos disponibles

DISEO DE SISTEMAS DIGITALES

Ing. JULIO GONZALEZ PRADO

DEBIDO A LA CONSTANTE REDUCCION DE TAMAO DE LOS DISPOSITIVOS

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

FACTORES DE VIABILIDAD ECONOMICA

Numero de circuitos correctos / numero de

circuitos fabricados. Precio Rendimiento del circuito. Tiempo de salida al mercado.

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

DIAGRAMA DE FLUJO DE DISEO DE UN SISTEMA

FABRICACION DEL PROTOTIPO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Se describe el circuito como un solo bloque,

es adecuada para circuitos pequeos.

Ing. JULIO GONZALEZ PRADO

Describe al circuito como un esquema

Son en las cuales el diseador:

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

DISEO FULL CUSTOM: VENTAJAS

Obtencin de circuitos de alta calidad.

Ing. JULIO GONZALEZ PRADO

DISEO FULL CUSTOM: DESVENTAJAS

Requiere enorme esfuerzo.

Ing. JULIO GONZALEZ PRADO

DISEO FULL CUSTOM: DESVENTAJAS

Ing. JULIO GONZALEZ PRADO

Ing. JULIO GONZALEZ PRADO

DISEO SEMI CUSTOM: CLASIFICACION

Que pueden ser: CELDAS ESTANDAR o

Ing. JULIO GONZALEZ PRADO

DISEO BASADO EN CELDAS: CELDAS ESTANDAR

Se agrupan en bibliotecas facilitadas por el

Ing. JULIO GONZALEZ PRADO

DISEO BASADO EN CELDAS: CELDAS ESTANDAR

Ing. JULIO GONZALEZ PRADO

DISEO BASADO EN CELDAS: CELDAS ESTANDAR

Se enlaza en la fase previa del diseo por

medio del proceso de PROYECCION TECNOLOGICA.

Ing. JULIO GONZALEZ PRADO

DISEO BASADO EN CELDAS: MACROCELDAS

Ing. JULIO GONZALEZ PRADO

DISEO BASADO EN CELDAS: MACROCELDAS

Ing. JULIO GONZALEZ PRADO

BASADO EN ARRAYS: ARRAYS PREFUNDIDOS

Ing. JULIO GONZALEZ PRADO

BASADO EN ARRAYS: ARRAYS PREFUNDIDOS

Solo la ultima fase de fabricacin

Ing. JULIO GONZALEZ PRADO

BASADO EN ARRAYS: ARRAYS PREFUNDIDOS

Ing. JULIO GONZALEZ PRADO

BASADO EN ARRAYS: ARRAYS PRE CABLEADOS

Ing. JULIO GONZALEZ PRADO