Está en la página 1de 66

Design

Introducción a los Circuitos Integrados
Victor Grimblatt
Managing Director Synopsys Chile R&D Center

Circuito Integrado

© 2005 Synopsys, Inc. (2)

Circuito Integrado
• Circuito: Conjunto de conductores que recorre una corriente eléctrica, y en el cual hay generalmente intercalados aparatos productores o consumidores de esta corriente. • Circuito integrado: Combinación de elementos de circuito miniaturizados que se alojan en un único soporte o chip, generalmente de silicio.
Fuente: Diccionario de la Real Academia Española (www.rae.es)
© 2005 Synopsys, Inc. (3)

Fuente: Diccionario de la Real Academia Española (www.Circuito Integrado • Circuito integrado: Conjunto de transistores y circuitos eléctricos construidos sobre un mismo cristal.rae. (4) . Los circuitos integrados actuales no miden más de un centímetro de largo y pueden contener millones de transistores.es) © 2005 Synopsys. Inc.

000 y 10.000 transistores. tipo de integración de chip capaz de albergar sobre 10.000 circuitos. tipo de integración de chip capaz de albergar entre 10 y 500 transistores. • Hoy en día VLSI y ULSI se confunden © 2005 Synopsys. • LSI: Large Scale Integration. tipo de integración de chip capaz de albergar sobre 100. • ULSI: Ultra Large Scale Integration. tipo de integración de chip capaz de albergar entre 1.Algunas Definiciones • MSI: Medium Scale Integration. • VLSI: Very Large Scale Integration. (5) . Inc.000 transistores.

Die die wafer © 2005 Synopsys. (6) . Inc.

(7) . circuito diseñado para una aplicación específica en oposición a los circuitos de propósito general como los microprocesadores.Algunas Definiciones • Die Size: Describe erróneamente el tamaño menor de los transistores en el chip. reducir el consumo de potencia. El uso de ASICs como componentes en los dispositivos electrónicos permite mejorar el rendimiento. © 2005 Synopsys. • ASIC: Application Specific Integrated Circuit. Corresponde al largo y ancho del circuito en la oblea de silicio. mejorar la seguridad y reducir los costos . Inc.

El resultado de un proceso de síntesis puede ser un PAL. Inc. Ejemplos de este proceso incluyen la síntesis de Lenguajes de Descripción de Hardware (HDL) tales como VHDL y Verilog. un FPGA o un ASIC. (8) . • Compilador de silicio es un software que a partir de una especificación del usuario genera un circuito integrado. © 2005 Synopsys.Algunas Definiciones • Síntesis lógica es el procesos por el cual las descripciones algorítmicas de circuitos son convertidas en un diseño de hardware.

000 parts cost: £17.El Primer Computador The Babbage Difference Engine (1832) 25.470 © 2005 Synopsys. (9) . Inc.

Inc.ENIAC – El Primer Computador Electrónico (1946) © 2005 Synopsys. (10) .

Inc. 1948 © 2005 Synopsys. (11) .El Primer Transistor Bell Labs.

(12) .El Primer Circuito Integrado Lógica bipolar 1960 ECL 3-input Gate Motorola 1966 © 2005 Synopsys. Inc.

Inc.Intel 1971 1000 transistores 1 MHz operación © 2005 Synopsys.Microprocesador 4004 . (13) .

Intel © 2005 Synopsys. (14) . Inc.Microprocesador Pentium IV .

• A partir de esta observación predijo que la tecnología de semiconductores duplicaría su efectividad cada 18 meses. co-fundador de Intel observó que el número de transistores en un chip se duplicaba cada 18 a 24 meses. Gordon Moore. Inc. © 2005 Synopsys. (15) .Ley de Moore • En 1965.

(16) LOG2 OF THE NUMBER OF COMPONENTS PER INTEGRATED FUNCTION 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 Ley de Moore 1959 1960 1961 1962 1963 1964 1965 1966 1967 1968 1969 1970 1971 1972 1973 1974 1975 Fuente: Electronics. Inc. 1965 . 19 Abril.© 2005 Synopsys.

(17) .Ley de Moore © 2005 Synopsys. Inc.

000 10.000.000 1. Inc.000 1000 millones de transistores 100.000 100 10 8086 i386 80286 i486 Pentium® III Pentium® II Pentium® Pro Pentium® 1 1975 1980 1985 1990 1995 2000 2005 2010 Proyectado © 2005 Synopsys. (18) Fuente: Intel .Número de Transistores K 1.

001 1970 1980 1990 2000 2010 Año Fuente: Intel © 2005 Synopsys. Inc. (19) .1 Duplicación en 1.96 años! P6 Pentium® proc 486 386 286 8086 8085 El número0.01 de transistores en microprocesadores se duplica cada dos años 8080 8008 4004 0.Ley de Moore en Microprocesadores 1000 Transistores (MT) 100 10 1 0.

Inc.Crecimiento del Die Size 100 Die size (mm) 10 8080 8008 286 8086 8085 ~7% crecimiento por año 386 P6 Pentium ® proc 486 Die size crece 14% para satisfacer en la ley Moore ~2X crecimiento 10 de años 4004 1 1970 1980 1990 2000 2010 Fuente: Intel © 2005 Synopsys. (20) .

Inc.1 8008 4004 1970 1980 1990 2000 2010 Fuente: Intel © 2005 Synopsys.Frecuencia 10000 Frecuencia (Mhz) 1000 100 486 10 8085 8086 286 386 Se duplica cada 2 años P6 Pentium ® proc La frecuencia en microprocesadores se duplica cada 2 años 8080 1 0. (21) .

Disipación de Potencia 100 Potencia (Watts) P6 Pentium ® proc 10 8086 286 1 8085 8080 486 386 8008 4004 0.1 1971 1974 1978 1985 1992 2000 La potencia de los microprocesadores continua creciendo Fuente: Intel © 2005 Synopsys. Inc. (22) .

Inc. (23) .Densidad de Potencia Densidad de Potencia (W/cm2) 10000 1000 100 8086 Reactor Nuclear Plato caliente 10 4004 P6 8008 8085 Pentium® proc 386 286 486 8080 1 1970 1980 1990 2000 2010 La densidad de potencia es muy alta para mantener la juntura a baja Tº Fuente: Intel © 2005 Synopsys.

Sistema Inalámbrico
Bandabase y circuitos RF Algoritmos de comunicación Protocolos

Lógica cableada

Lógica (nivel bit)

Algoritmos cableados
(nivel palabra)

RTOS
book

phone

MAC ARQ

Control

Analógico

A

D

FSM FFT
Coders Filtros

analógico

digital

Una amplia gama de componentes como construimos esto???
© 2005 Synopsys, Inc. (24)

Core DSP

Core mP

¿Qué es un SoC?

© 2005 Synopsys, Inc. (25)

¿Qué es un SoC?

SoC es un estilo de diseño y un tipo de producto

© 2005 Synopsys, Inc. (26)

¿Qué es un SoC? Un chip diseñado con la funcionalidad “completa” de un sistema que incorpora una mezcla heterogénea de arquitecturas de proceso y de computación © 2005 Synopsys. Inc. (27) .

Inc. y periféricos en un chip • Mezcla de bloques sintetizados y bloques custom (macros hechas por hardware) • Para productos con restricciones de costo y time-to-market © 2005 Synopsys.¿Qué es un SoC? • Mezcla de CPUs. (28) . memoria.

¿Qué es un SoC? • Implicancias metodológicas:  Diseño de bloques IP usando estándares estrictos para creación y reusabilidad  Uso de definiciones estándares de interfaz  Combinación de alto nivel – “estilo ASIC” – usando flujos y herramientas estándares © 2005 Synopsys. (29) . Inc.

.. Del sistema al silicio en un time-to-market rápido. (30) .. Requirements System control and functionality System Design Program and data storage DRAM processor bus DMA bus interface NVM (data) IP Creation peripheral bus customer specific SoC Integration Interaction with other systems communications peripherals Fabrication Interaction with real world Analog / Mixed signal Qualification Device Drivers APIs Applications SoC © 2005 Synopsys.y un proceso. Soluciones para aplicaciones específicas que implementan sistemas enteros special function processor NVM (program) general purpose processor . Inc..SoC es … un producto .

Impulso de SoC Dos fuerzas trabajan en conjunto en la industria electrónica: Los proveedores de sistemas deben diferenciar productos a través de aplicaciones de software. El dinamismo del mercado requiere: • time-to-market rápido • Bajo costo • Curva de aprendizaje rápida Geometrias pequeñas permiten: Integración de alto rendimiento Fabricantes de semiconductores deben cubrir los costos de fabricación a través de sistemas de valor agregado. Inc. © 2005 Synopsys. (31) .

000.000 © 2005 Synopsys.000. (32) .Desafíos del Diseño 1000 Funcionalidad + Testabilidad Número de transistores Retraso en cableado Gestión de potencia Software embebido Integridad de las señales Efectos RF Chip híbridos Packaging Limites físicos 1.000. Inc.

(33) . Inc.Diseño de Chips – CAD Mundo real Sistemas electrónicos Foundries Industria EDA Industria de semiconductores © 2005 Synopsys.

• Crecimiento de la productividad en diseño Hay exponencialmente más transistores © 2005 Synopsys. (34) . celular). Inc.Mayor Complejidad de Dispositivos y Contexto Complejidad • Crecimiento exponencial de la complejidad de los dispositivos – ley de Moore. • Crecimiento de la complejidad de los sistemas en los cuales se utilizan los dispositivos (ej.

Inc.Efectos Submicrón • Las geometrías pequeñas causan diversos efectos que eran ignorados en el pasado     Capacitancias de acoplamiento Integridad de señales Resistencia Inductancia Efectos DSM El diseño de cada transistor es más difícil © 2005 Synopsys. (35) .

Inc.Heterogeneidad en el Chip • Gran diversidad de elementos en el chip  Procesadores  Software  Memoria  Análogo Heterogeneidad Más transistores hacen cosas diferentes © 2005 Synopsys. (36) .

mayor variedad. (37) . ventana más pequeña © 2005 Synopsys.Fuerte Presión del Mercado • Ventana de diseño más pequeña • Menor tolerancia a revisiones Time-to-money Mayor complejidad. Inc. mayor riesgo.

(38) . Inc.Productividad del Diseño Puertas/semana Dataquest Dominio específico Comportamental RTL Puerta Transistor 8K – 12K 2K – 10K 1K – 2K 100 – 200 10 – 20 © 2005 Synopsys.

Flujo de Diseño Spec Selección de arquitectura Código RTL Floorplan Chequeo código Testbench RTL Restriccione s CWLM Síntesis Síntesis lógica Test (SCAN/JTAG) Reducción de potencia Síntesis datapath Lib DW Verificación RTL Verificación formal ATPG Netlist puertas Información posicionamient o Verificación puertas Análisis estático del tiempo GDSII © 2005 Synopsys. (39) Diseño físico . Inc.

Inc. (40) .Flujo Simplificado HDL Síntesis RTL Diseño manual Generador de módulos Netlist Librería Optimización lógica Netlist Diseño físico Layout © 2005 Synopsys.

Diseño Manual • Nivel compuerta (100 compuertas / semana) • Nivel transistor (10 – 20 compuertas / semana) • Excesivamente caro (costo y tiempo) • Usado para  Analógico  Biblioteca de compuertas  Datapath en diseños de alto rendimiento © 2005 Synopsys. Inc. (41) .

(42) . Inc.Generador de Módulos • Generadores parametrizables de layout • Generalmente usados en  Memorias  PLA  Register files • Ocasionalmente usados para  Multiplicadores  Datapath de propósito general  Datapaths en diseños de alto rendimiento © 2005 Synopsys.

Biblioteca • Contiene por cada celda  Información funcional  Información temporal  Información física (área)  Características de potencia  Modelos de simulación © 2005 Synopsys. Inc. (43) .

s.b). always @(a or b or s) // mux begin if(!s) d = a. end //always End module © 2005 Synopsys. (44) . b. else d = ‘bx end //always always @(clk) // latch begin if(clk == 1) q = d. a.HDL a Nivel RTL module foobar (q. else if(clk !== 0)) q = ‘bxb. Inc. else if(s) d = b. output q. input clk. reg d.clk.req q.a.s.

(45) . Inc.RTL • Implícitamente estructural  Los registros y su interconectividad están definidos  El comportamiento clock-to-clock está definido  Solo la lógica de control de transferencia es sintetizada • Mejoras posibles  Asignación automática de recursos © 2005 Synopsys.

else if(s) d = b. output q. b. s.clk.b).a. input clk. reg d. (46) . Inc.req q. always @(a or b or s) // mux begin if(!s) HDL d = a. Sintesis else RTL d = ‘bx end //always Netlist a d q b s clk © 2005 Synopsys.s.Sintesis RTL module foobar (q. a.

Inc. (47) .Optimización Lógica • Realiza transformaciones y optimizaciones  Transformación grafos estructurados  Transformaciones booleanas  Mapeo en una librería física © 2005 Synopsys.

Inc. (48) .Diseño Físico • Transforma circuitos secuenciales en circuitos físicos  Posiciona componentes  Rutea  Transforma en mascaras • O FPGA  Posiciona tablas look-up  Rutea © 2005 Synopsys.

Layout en Celdas Estándares © 2005 Synopsys. Inc. (49) .

(50) .Gate Array © 2005 Synopsys. Inc.

Inc.Optimización Lógica Combinatoria • Entradas  Red booleana inicial  Caracterización temporal del módulo • Tiempo de llegada de entradas • Factores de carga  Objetivos de optimización • Tiempos requeridos • Superficie  Descripción librería a usar • Salida  Netlist con área mínima que cumple con los tiempos requeridos © 2005 Synopsys. (51) .

(52) . Inc. Lógica 2 niveles Netlist Optimización lógica Netlist Dependiente tecnología Biblioteca Independiente tecnología Opt. Lógica multinivel Biblioteca © 2005 Synopsys.Flujo de Diseño RTL Opt.

McMullen. Robert King Brayton.Optimización 2 Niveles • Eficiente y madura • Fundamentos teóricos para la optimización lógica multinivel • Usada directamente para PLA y PLD • Usada como subrutina en optimización multinivel • “Logic Minimization Algorithms for VLSi Synthesis”. Gary D. Inc. Hachtel. Alberto L. Agosto 1984 © 2005 Synopsys. Sangiovanni-Vincentelli. (53) . Curtis T.

Inc.Nueva Metodología • Divide la optimización lógica en dos problemas  Optimización independiente de la tecnología • Determina la estructura lógica general • Estima costos independientes de la tecnología  Optimización dependiente de la tecnología • Mapea en puertas de la biblioteca © 2005 Synopsys. (54) .

Inc.Optimización Independiente de la Tecnología • Minimiza las funciones lógicas (2 niveles) • Busca subexpresiones comunes • Sustituye una expresión dentro de la otra • Factoriza funciones simples • f=ac+ad+bc+bd+a!e (suma de productos) =(a+b)(c+d)+a!e (forma factorizada) © 2005 Synopsys. (55) .

Técnicas de Optimización •Independientes •Dependientes  Tree covering  Load buffering  Rule-based mapping  Two-level minimization  Selective collapsing  Algebraic decomposition  Restructuring for timing  Redundancy removal  Transduction  Signature analysis  Inverter phase assignment  Discrete sizing  Global-flow © 2005 Synopsys. (56) . Inc.

Inc.HDL Síntesis Comportamental HDL Síntesis RTL Netlist Librería Optimización lógica Síntesis Comportamental Netlist Diseño físico Layout © 2005 Synopsys. (57) .

Nivel Comportamental • Una descripción comportamental es siempre funcional • Relaciones temporales son expresadas como precedencias • Una micro arquitectura completa es sintetizada a partir de una descripción comportamental © 2005 Synopsys. (58) . Inc.

(59) . Inc.Elementos Claves • Asignación automática de recursos • Ordenamiento cronológico (scheduling) © 2005 Synopsys.

(60) .Características Sintesis Comportamental • Ordenamiento de operaciones (scheduling) • Inferencia de memoria • Asignación de recursos • Uso de componentes pipeline • Lazos de pipeline • Generación automática de autómatas de estado finito para control © 2005 Synopsys. Inc.

Inc. (61) .Beneficios Diseño Comportamental • Abstracción  Especifica funcionalidad en vez de implementación  Simulación rápida  Diseño a nivel sistema  Mejor calidad de resultado  Generación automática de FSM © 2005 Synopsys.

y diseño ASIC  No ha crecido lo suficiente para desplazar síntesis RTL © 2005 Synopsys. Inc.Estado del Arte • Síntesis RTL madura y usada para diseño de chips • Síntesis comportamental menos madura  Usada originalmente en diseño de DSP  Creciente uso en video. networking. (62) .

Inc. (63) .Y Ahora Que? © 2005 Synopsys.

C++. (64) .Síntesis de Sistemas Diseños son heterogéneos y atraviesan los dominios del control y flujo de datos en forma arbitraria Diseños deben ser modelados en lenguajes estándares y gráficos con consistencia entre dominios y niveles de abstracción SW Integrado antes en el proceso de diseño Evaluación rápida de partición HW/SW Reuso de código debe ser considerada HW Diseño de altos niveles de abstracción Reuso debe ser considerado a altos niveles de abstracción Necesita mezclar C. Verilog y VHDL © 2005 Synopsys. Inc.

Inc.Estado de la Sintesis de Sistemas • Ha fallado aun más que la síntesis comportamental  Más inversión que para comportamental  Menos retorno que comportamental • Problemas  Cual es el lenguaje de diseño?  Partición HW/SW  Generación automática de HW/SW a partir de la descripción © 2005 Synopsys. (65) .

Inc.Preguntas © 2005 Synopsys. (66) .