Está en la página 1de 21

25/06/2012

Diseo y Caracterizacin de un TDC multicanal para aplicaciones PET

Presentacin de Trabajo Final Mster en Ingeniera de Sistemas Electrnicos

TDC multicanal para aplicaciones PET

P ositron E mission T omography

INFORMACIN DEL METABLISMO DEL RADIOFRMACO

25/06/2012

TDC multicanal para aplicaciones PET

Decaimiento con emisin de particulas +


Neutrino

NP NP N P P N P N P
Positrn

NP NP N P P NN N P

511 keV

e+

Aniquilacin Electrn / Positrn

eElectrn

511 keV

TDC multicanal para aplicaciones PET

Incrementar la resolucin espacial para algoritmos de reconstruccin estadsticos Consecuencia: Permite reducir la dosis de radiofrmaco

25/06/2012

TDC multicanal para aplicaciones PET

Fotn

Cristal Centelleador
Absorcin Fotoelctrica

EL SENSOR BSICO DE RAYOS GAMMA


q

Fotones de Centelleo

Fotomultiplicador

64 Seales Elctricas

Altura proporcional a la cantidad de luz

Luz recibida en un instante de tiempo

TDC multicanal para aplicaciones PET

TDC TDC DECISIN

TDC

OBJETIVO Cronometrar los distintos eventos respecto de una base de tiempo conocida

25/06/2012

TDC multicanal para aplicaciones PET

Opciones

Simple Delay Line? Dual Delay Line? Vernier Delay Line?

Parallel Scaled Delay Elements? Pulse Shrinking? Delayed Locked Loop? Multi-phase Reference Clock? 1 TDC por cada canal !

TDC multicanal para aplicaciones PET


SOLUCION PROPUESTA Un nico circuito capaz de generar marcas de tiempo para varios eventos

TDC

REF

REG REG

REG

25/06/2012

TDC multicanal para aplicaciones PET

EVENTO

TIMESTAMP

TDC multicanal para aplicaciones PET


10ns

REF OUT

0000003 123 EVENTO

39609ps

ZOOM del ciclo de 10ns

t = 78,125ps

25/06/2012

TDC multicanal para aplicaciones PET

VCDL

TDC multicanal para aplicaciones PET

VCDL

Circuito

Fosc = 400MHz F 200MHz td = 78,125ps (1.25ns/16)

25/06/2012

TDC multicanal para aplicaciones PET

VCDL

Circuito

TDC multicanal para aplicaciones PET

VCDL

Circuito

25/06/2012

TDC multicanal para aplicaciones PET


0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17

Salida VCDL + Salida Divisor 16b 2b 0000000000000000 00 1000000000000000 00 1100000000000000 00 1110000000000000 00 1111111111111110 1111111111111111 0111111111111111 0011111111111111 0001111111111111 0000000000000011 0000000000000001 0000000000000000 1000000000000000 1100000000000000 0000000000000001 0000000000000000 0000000000000000 0000000000000011 0000000000000001 0000000000000000 00 00 00 00 00 00 00 10 10 10 10 11 01 01 01 00

Tiempo T/Td 0 1 2 3 15 16 17 18 19 30 31 32 33 34 63 64 96 126 127 0 + 1ciclo

TDC multicanal para aplicaciones PET

DE

25/06/2012

TDC multicanal para aplicaciones PET

DE

Circuito

TDC multicanal para aplicaciones PET

DE

Desempeo - Testbench

Desempeo DE en VCDL

25/06/2012

TDC multicanal para aplicaciones PET

DE

Desempeo - Testbench

Desempeo DE en VCDL

TDC multicanal para aplicaciones PET

DE

Desempeo - Testbench

Desempeo DE en VCDL

10

25/06/2012

TDC multicanal para aplicaciones PET

DE

Desempeo - Testbench

4.00E-09 1 3.50E-09 3.00E-09 2.50E-09 2.00E-09 1.50E-09 0 1 2 3 4 2 3 4 5 6 7 8 9 10

Desempeo DE en VCDL

TDC multicanal para aplicaciones PET

PFD

11

25/06/2012

TDC multicanal para aplicaciones PET

PFD

Funcionamiento

Diferencia de FASE

A B

UP
A

DN

B UP DN

TDC multicanal para aplicaciones PET

PFD

Funcionamiento

Diferencia de FRECUENCIA

A B

UP
A

DN

B UP DN

12

25/06/2012

TDC multicanal para aplicaciones PET

PFD

Circuito

TDC multicanal para aplicaciones PET

PFD

Desempeo - Testbench

13

25/06/2012

TDC multicanal para aplicaciones PET

CP + LPF

TDC multicanal para aplicaciones PET

CP + LPF

Funcionamiento

UP OFF ON OFF ON

DW OFF OFF ON ON

OUT(V) -

i UP i DW

OUT V t

CP

dV/dt = I/C

V = IR

14

25/06/2012

TDC multicanal para aplicaciones PET

CP

Circuito

UP DW

DW UP

DW

UP

DW (activo por alto) UP (activo por bajo)

TDC multicanal para aplicaciones PET

CP

Circuito polarizacin

Bandgap Comercial AMS

15

25/06/2012

TDC multicanal para aplicaciones PET

Restitucin VN y VP a travs de Cp y Cn Modific. VN y VP a travs de N1 y P1

I neta 0
Clock-feed-through

(DW) (UP)

TDC multicanal para aplicaciones PET

TDC

Circuito testbench

16

25/06/2012

TDC multicanal para aplicaciones PET

TDC

Circuito testbench: tiempo de enganche, respuesta al escaln

181ns (5.5MHz)

750ns

TDC multicanal para aplicaciones PET

TDC

Circuito testbench: fase REF y OSC

En proceso de enganche

Enganche de fase estable

17

25/06/2012

TDC multicanal para aplicaciones PET

TDC

Circuito testbench: salidas cd.. termmetro VCDL y DIV

TDC multicanal para aplicaciones PET

TDC

Circuito testbench: salida DIV (100MHz)

Diagrama de OJO

Jitter

18

25/06/2012

TDC multicanal para aplicaciones PET

TDC

Circuito testbench: ruido de fase, jitter de ciclo, jitter ciclo-a-ciclo

TDC multicanal para aplicaciones PET

TDC

Circuito testbench: INL

1.25000 1.17188 1.09375 4 1.01563 0.93750 3 0.85938 0.78125 2 0.70313 0.62500 1 0.54688 0.46875 0.39063 0.31250 0.23438 0.15625 0.07813 0.00000 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 -2 R = 0.99998634 -1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 1er medio ciclo error 1er 2do medio ciclo error 2do Lineal (1er medio ciclo) Lineal (2do medio ciclo) R = 0.999992954

19

25/06/2012

TDC multicanal para aplicaciones PET

TDC

Circuito testbench: INL

2 error 1er error 2do

0 1 -1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

-2

TDC multicanal para aplicaciones PET

RESUMEN

PARAMETRO Resolucin Precisin Tiempo entre muestras mnimo Consumo Rango mximo Warming time (enganche de fase)

VALOR 78.125 < 0.5 78.125 1.8 10 2

UNIDAD ps LSB ps mA ns us

OBS I II III IV

I.

La desviacin estndar que determina la precisin de la medicin est por debajo de la resolucin. Se considera el valor mnimo posible.

II. El periodo de muestreo de un canal estar limitado por la velocidad con la que se puedan extraer los datos de los registros. El mnimo posible es 1LSB. III. Este consumo es la media (rms) IV. Tiempo de espera en la puesta en marcha para lograr la estabilizacin.

20

25/06/2012

TDC multicanal para aplicaciones PET

CONTINUACIN

I.

Realizacin del Layout, extraccin y resimulacin.

II. Diseo de los registros de captura de timestamp. III. Circuito de front-end para la entrada de los eventos. IV. Conversin de datos y comunicacin exterior digital. V. Aumentar la resolucin paralelizando la cadena de retardos.

21