Watm

Contenido
LISTA DE FIGURAS LISTA DE TABLAS LISTA DE ACRONIMOS
v viii ix
1 Introduccin
1.1 Antecedentes 1.2 Problemtica 1.3 Objetivos 1.3.1 Objetivos Particulares 1.4 Organizacin de la Tesis 1.5 Estado del Arte 1.5.1 Prediccin del Trfico VBR en Sistemas ATM 1.5.1.1 Mtodo de Prediccin 1.5.1.2 Diseo de la red Neuronal por Algoritmos Genticos 1.5.2 Conformador de Trfico ATM con Control Neuronal 1.6 Alcances 1.6.1 Funciones del Planificador de WATM 1 2 3 3 3 4 4 5 5 6 7 8
Contenido
1.7 Referencias
11
2 Planteamiento General
2.1 Introduccin 2.2 Redes Integradas de Area Amplia 2.2.1 B-ISDN 2.2.1.1 Arquitectura de Protocolos 2.2.2 Modo de Transferencia Asncrono (ATM) 2.2.2.1 Categoras de Servicios ATM 2.2.3 Modo de Transferencia Asncrono (WATM) 2.3 Control y Conformacin de Trfico 2.3.1 Funciones del Control de Trfico 2.3.2 Requerimientos para el Control y Conformacin de Trfico 2.3.3 Algoritmos Utilizados 2.3.3.1 Algoritmo de Tasa de Celdas Genrica (GCRA) 2.3.3.2 Algoritmos de Control Basados en Prediccin 2.3.4 Control de Trfico y Congestin en las Redes WATM 2.4 Planificador de WATM 2.4.1 Algoritmo CSDPS 2.4.2 Algoritmos que usan un Sistema de Referencia Ideal 2.4.3 Algoritmos que usan un Servidor de Compensacin Explcito 2.4.4 Algoritmos Diseados para la Capa MAC de WATM 2.4.5 Integracin de los Algoritmos CAC, CC y Planificacin 2.5 Algoritmo de Planificacin y el Protocolo SENU para MAC 2.5.1 Protocolo de Control de Acceso al Medio (MAC) 2.5.2 Protocolo MAC de Sondeo Exhaustivo no Uniforme (SENU) 2.6 Referencias 13 13 14 14 15 16 17 20 20 21 21 21 23 23 24 24 25 26 26 27 27 27 29 31
3 Diseo del Planificador de WATM

3.1 Introduccin 3.2 Control de Trfico y Congestin y el Planificador de WATM 3.2.1 Control de Admisin de Conexiones (CAC) 3.2.2 Control de Parmetros de Uso 3.2.3 Control de Flujo ABR 3.2.4 Conformacin de Trfico 3.2.4.1 Conformacin de Trfico usando Redes Neuronales 3.3 Modelos de Trfico VBR y ABR 3.3.1 Modelo de Trfico de una Fuente VBR 3.3.2 Modelo de Trfico de una Fuente ABR 3.4 Redes Neuronales en el Planificador de WATM 3.4.1 El modelo Backpropagation 33 34 34 35 36 37 38 39 39 40 41 41
ii
cenidet
Contenido
3.4.2 Funcionamiento General de una BPN 3.5 El Neuroplanificador de WATM 3.5.1 La estacin Base 3.5.2 Modelo del Neuroplanicador para ATM Inalmbrico 3.6 Referencias
44 45 45 46 50
4 Neuroplanificador de WATM
4.1 Introduccin 4.2 La Red ATM/WATM 4.3 Hydragyrum y la Red ATM/WATM 4.3.1 Elementos ATM Modelados en Hydragyrum 4.3.2 Nodo y Nodo Switch ATM 4.3.2.1 Nodo ATM 4.3.2.2 Nodo Switch ATM 4.3.3 Fuentes ATM 4.3.3.1 Fuente ON-OFF 4.3.3.2 Fuente Constante 4.3.3.3 Fuente Exponencial 4.3.3.4 Fuente Archivo 4.3.3.5 Fuente Archivo en Tiempo 4.3.3.6 Fuente IPP 4.3.4 Receptor ATM 4.4 Creacin de la Red ATM/WATM 4.4.1 Una Red ATM Sencilla 4.4.2 Diseo de la Red ATM/WATM 4.4.3 Configuracin de la Red ATM/WATM 4.4.4 Simulacin de la Red ATM/WATM 4.5 Diseo de la Red Neuronal del Neuroplanificador de ATM Inalmbrico 4.6 Acciones del Neuroplanificador de ATM Inalmbrico 4.6.1 Anlisis de Congestionamiento 4.6.2 Control de Flujo ABR 4.6.3 Control de Admisin de Conexiones 4.6.4 Conformacin de Trfico 4.7 Referencias 53 53 54 57 57 58 59 60 61 62 62 64 65 65 66 68 68 70 72 75 80 83 83 84 85 85 86
5 Resultados de la simulacin
5.1 Introduccin 5.2 Creacin de la Red ATM/WATM 5.2.1 Elementos de la Red ATM/WATM 5.2.2 Conexiones entre los Elementos de la Red ATM/WATM 5.2.3 Conexiones de Red de la Red ATM/WATM 87 87 88 89 90
cenidet
iii
Contenido
5.2.4 Conexiones de Datos de la Red ATM/WATM 5.2.5 Configuracin de los Nodos ATM 5.2.6 Configuraciones de los Switches ATM 5.2.7 Configuracin del Receptor ATM 5.2.8 Configuracin de la Fuente ON-OFF ATM 5.2.9 Configuracin de la cola de salida del Switch ATM 5.3 Presentacin de Analyzer 5.3.1 Simulacin de la Red ATM/WATM 5.4 Anlisis de Celdas 5.4.1 Celdas Recibidas en el Switch ATM 5.4.2 Celdas entregadas por el Switch ATM 5.4.3 Comparacin de Entrada-Salida 5.4.4 Ocupacin del Buffer de la Cola de Salida 5.5 La Red Neuronal del Neuroplanificador 5.5.1 Entrenamiento de la Red Neuronal 5.5.2 Configuracin de la Red Neuronal 5.5.3 Simulacin de la Red Neuronal 5.6 Neuroplanificador de WATM 5.6.1 Anlisis de Congestin 5.6.2 Evaluacin del Anlisis de Congestin 5.6.3 Control de Congestin y Conformacin de Trfico 5.6.3.1 Control de Flujo ABR 5.6.3.2 Conformacin de Trfico 5.6.3.3 Control de Admisin de Conexiones 5.7 Otras Funciones de Analyzer 5.8 Validacin de Resultados 5.9 Referencias
91 91 93 94 94 95 98 99 99 99 100 101 101 103 103 104 105 106 106 108 108 109 110 111 113 113 117
6 Conclusiones
6.1 Concusiones 6.2 Aportaciones al Trabajo de Investigacin 6.3 Trabajos Futuros Referencias Anexos 119 122 123 125 131
iv
cenidet
Contenido
Lista de Figuras
1.1 a) Estructura de un Cromosoma Artificial. B) Proceso de Crossover c) Proceso de Mutacin 1.2 Diagrama a Bloques de un Conformador de Trfico por Control Neuronal 1.3 Algoritmo GCRA segn la Recomendacin I.371 de la ITU-T 2.1 Modelo de Arquitectura del Protocolo B-ISDN 2.2 Estructura de una celda ATM 2.3 Aspectos de diseo en ATM Inalmbrico 2.4 Pila de Protocolos para la integracin de terminales WATM a una red ATM 2.5 Versiones equivalentes del Algoritmo de Tasa de Celdas Genrica (GCRA) 2.6 Modelo de componentes del Algoritmo CSDPS 2.7 Configuracin del ancho de banda del canal para asignacin por demanda 2.9 Protocolo MAC por Sondeo Exhaustivo no Uniforme 2.7 Eficiencia de Utilizacin del enlace 3.1 Procedimiento de Control de Admisin de Conexiones (CAC) 3.2 Procedimiento de Control de Parmetros de Uso (UPC) 3.3 Modelo de manejo de trfico ABR 3.4 Diagrama a Bloques de un Conformador de Trfico por Control Neuronal 3.5 Modelo de Trfico de una Fuente VBR 3.6 Modelo de Trfico de una Fuente ABR 3.7 Estructura de la red Backpropagation 3.8 Funcin de transferencia sigmoid usada en la red Backpropagation 3.9 Arquitectura de una red Backpropagation en Matlab 3.10 Integracin del Neuroplanificador de trfico ATM/WATM a la estacin base 3.11 Modelo del Neuroplanificador para ATM Inalmbrico 4.1 Red ATM/WATM 4.2 Clases del Ambiente de Simulacin de Hydragyrum 4.3 Jerarqua de conexiones del Modelo OSI/ISO desarrollado en Hydragyrum 4.4 Conjunto de objetos del Modelo OSI/ISO Desarrollado en Hydragyrum 4.5 Configuracin de una Terminal ATM 4.6 Interfaz de un Nodo ATM modelado en Hydragyrum 4.7 Interfaz de un Switch ATM modelado en Hydragyrum 4.8 Interfaz de una Fuente ON-OFF ATM modelada en Hydragyrum 4.9 Interfaz de una Fuente Constante ATM modelada en Hydragyrum 4.10 Interfaz de una Fuente Exponencial ATM modelada en Hydragyrum 6 7 9 14 15 19 19 22 25 28 30 30 35 36 37 38 39 40 42 43 44 47 48 54 55 56 56 57 58 59 61 62 63
cenidet
Contenido
4.11 Interfaz de una Fuente Archivo ATM modelada en Hydragyrum 4.12 Interfaz de una Fuente Archivo en Tiempo ATM modelada en Hydragyrum 4.13 Interfaz de una Fuente IPP ATM modelada en Hydragyrum 4.14 Interfaz de una Receptor ATM modelado en Hydragyrum 4.15 Red ATM sencilla modelada en Hydragyrum 4.16a Eventos presentes en la Fuente ATM 4.16b Eventos presentes en el Nodo ATM 4.16c Eventos presentes en el Receptor ATM 4.16d Eventos presentes en el Switch ATM 4.17 Diseo de la distribucin de ancho de banda del sistema WATM 4.18 Diseo de la distribucin de ancho de banda del sistema ATM 4.19 Arquitectura ATM/WATM desarrollada en Hydragyrum 4.20 Parmetros de la Fuente 0 de la Red ATM/WATM 4.21 Parmetros de la Fuente 1 de la Red ATM/WATM 4.22 Parmetros de la Fuente 2 de la Red ATM/WATM 4.23 Parmetros de la Fuente 3 de la Red ATM/WATM 4.24 Parmetros de los Nodos ATM de la Red ATM/WATM. 4.25 Parmetros del Switch ATM de la red ATM/WATM 4.26a Anlisis de celdas recibidas a la entrada del Switch ATM 4.26b Anlisis de celdas enviadas por el Switch ATM 4.27 Anlisis de celdas recibidas a la entrada del Switch ATM 4.28 Anlisis de ocupacin del buffer de la cola del Switch ATM 4.29 Arquitectura de una Red Neuronal Lineal diseada en Matlab 4.30 Simulacin parcial del funcionamiento de la red neuronal 4.31 Anlisis de Congestionamiento 5.1 Segmento de componentes que integran la red ATM/WATM simulada 5.2 Funcin crearscl para la creacin de Redes ATM/WATM 5.3 Segmento de conexiones que integran la red ATM/WATM simulada 5.4 Funcin conectscl para las conexiones entre elementos de la red ATM/WATM 5.5 Segmento de conexiones de red que integran la red ATM/WATM simulada 5.6 Funcin conectncscl para las conexiones de red entre los nodos de la red ATM/WATM 5.7 Segmento de conexiones de datos que integran la red ATM/WATM simulada 5.8 Funcin conectdcscl para las conexiones de datos entre nodos de la red ATM/WATM 5.9 Segmento de configuracin de un Nodo ATM en la red ATM/WATM simulada 5.10 Configuracin de los parmetros del Nodo ATM
64 65 66 67 68 68 69 70 70 71 71 72 73 73 74 74 75 76 76 77 78 79 81 82 84 88 88 89 89 90 90 91 92 92 93
vi
cenidet
Contenido
5.11 Configuracin de los parmetros del Switch ATM 5.12 Segmento de configuracin del receptor ATM en la red ATM/WATM simulada 5.13 Configuracin de los parmetros del receptor ATM 5.14 Configuracin de los parmetros de la fuente ON-OFF ATM 5.15 Segmento de configuracin del receptor ATM en la red ATM/WATM simulada 5.16 Configuracin de la cola de salida del Switch ATM 5.17 Segmento de configuracin del receptor ATM en la red ATM/WATM simulada 5.18 Interfaz Grfica de Usuario del programa Analyzer 5.19 Configuracin del Simulador ATM 5.20 Anlisis de celdas de entrada al Switch ATM 5.21 Anlisis de celdas recibidas a la entrada del Switch ATM 5.22 Anlisis de salida del Switch ATM: muestras tomadas cada 2 mseg. 5.23 Comparacin de Entrada-Salida en el Switch ATM 5.24 Ocupacin del Buffer de la Cola de Salida del Switch ATM 5.25 Entrenamiento de la Red Neuronal: a) Secuencia de entrada y primera prediccin, b) Epocas de entrenamiento, c) Secuencia de entrada y aproximacin despus de terminado el entrenamiento y d) Error de prediccin 5.26 Interfaz Grfica de Analyzer para presentar la configuracin de la red neuronal 5.27 Prediccin de una secuencia de celdas de entrada al Switch 5.28 Seales de entrada para el Anlisis de Congestin 5.29 Anlisis de Congestionamiento en la cola de salida del Switch ATM 5.30 Presencia de Condiciones de Congestionamiento en la Cola del Switch ATM 5.31 Evaluacin del Anlisis de Congestionamiento usando la ocupacin del buffer de Hydragyrum 5.32 Control de Flujo ABR en el Neuroplanificador 5.33 Comparacin del anlisis de congestionamiento y el control de flujo ABR 5.34 Conformacin de Trfico usando aplicacin de retardos 5.35 Comparacin del anlisis de Congestionamiento, el Control de Flujo ABR y la Conformacin de Trfico 5.36 Control de Congestin utilizando el Control de Admisin de Conexiones
93 94 95 95 96 97 97 98 99 100 100 101 102 102 103
104 106 107 107 108 109 109 110 111 111 112
5.37 Comparacin del Anlisis de Congestionamiento, el Control de Flujo ABR, la Conformacin 112 de Trfico y el Control de Admisin de Conexiones 5.38 Arquitectura general de un Switch ATM con capacidad de planificacin de Trfico y Manejo de 115 Ocupacin del buffer de salida
cenidet
vii
Contenido
Lista de Tablas
1.1 Algoritmo GCRA segn la Recomendacin I.371 de la ITU-T 1.2. Diagrama a Bloques de un Conformador de Trfico por Control Neuronal. 1.3. Algoritmo GCRA segn la Recomendacin I.371 de la ITU-T 2.1 Caractersticas de las diferentes categoras de servicio. 2.2 Clases de Trfico y Prioridades de Servicio en PRADOS 4.1 Parmetros de configuracin de un Nodo ATM en Hydragyrum 4.2 Parmetros de configuracin de un Nodo Switch ATM en Hydragyrum 4.3 Parmetros de configuracin de una Fuente ON-OFF ATM en Hydragyrum 4.4 Parmetros de configuracin de una Fuente Constante ATM en Hydragyrum 4.5 Parmetros de configuracin de una Fuente Exponencial ATM en Hydragyrum 4.6 Parmetros de configuracin de una Fuente Archivo ATM en Hydragyrum 4.7 Parmetros de configuracin de una Fuente Archivo en Tiempo ATM 4.8 Parmetros de configuracin de una Fuente IPP ATM en Hydragyrum 4.9 Parmetros de configuracin de un Receptor ATM en Hydragyrum 4.10 Parmetros configurados para la Fuente 0 4.11 Parmetros configurados para la Fuente 1 4.12 Parmetros configurados para la Fuente 2 4.13 Parmetros configurados para la Fuente 3 4.14 Parmetros configurados para los nodos 0 y 1 4.15 Datos de Entrada y Salida en el algoritmo de conversin de resultados (eventos) 4.16 Datos de Entrada y Salida en el algoritmo de conversin de resultados (servicio) 4.17 Secuencias de celdas de entrada y valor de salida 4.18 Simulacin parcial de la red neuronal 5.1 Funciones programadas para las diferentes modelos de fuentes ATM 5.2 Estructura de la red Neuronal 10 7 9 18 27 59 60 62 63 63 64 65 66 67 72 73 73 74 75 78 79 80 83 96 105
viii
cenidet
Contenido
Lista de Acrnimos
A AAL ABR ACK ADALINE AI ANN ATM B B-ISDN BK BPN BS BT C CAC CBQ CBR CC CDMA CDV CDVT CI CIF-Q CLP CLR CMR CS CSDPS CTD D DD DLC E EFCI ER F FDMA G Capa de Adaptacin ATM Tasa de Bit Disponible Perodos de Reconocimiento Arquitectura de Red Neuronal Adaptable Lneas de Informacin Adicional Red Neuronal Artificial Modo de Transferencia Asncrono Red Digital de Servicios Integrados de Area Amplia Estado Backlogged Red de Retropropagacin Estacin Base Tolerancia a Rfagas de Trfico Control de Admisin de Conexiones Encolamiento Basado en la Clase de Servicio Tasa de Bit Constante Control de la Congestin Acceso Mltiple por Divisin de Cdigo Variacin de Retardo de Celdas Tolerancia a la Variacin de Retardo de Celda Bit de Indicacin de Congestin Encolamiento de Paquetes Justo Independiente de la Condicin del Canal Prioridad de Prdida de Celda Tasa de Prdida de Celdas Tasa de Mala Insercin de Celda Estado de Contencin Planificacin de Paquetes Dependiente del Estado del Canal Retardo de Transferencia de Celdas Datos Descendentes Control de Enlace de Datos Bit de Indicacin Explicita hacia adelante de Congestin Tasa Explcita Acceso Mltiple por Divisin de Frecuencia
cenidet
ix
Contenido
GCRA GFR
Algoritmo de Tasa de Celdas Genrica Tasa de Trama Garantizada
H HIPERLAN Red de Area Local de Radio de Alto Desempeo I IPP IWFQ L LAN LLC LSM LTFS M MAC MASCARA maxCTD MBS MCR MFS N NI NNI NQLM NRM P PCR PCS p-pCDV PQ PRADOS PSN Q QoS R RA RDF RIF RM RS Proceso de Poisson Interrumpido Encolamiento Justo Inalmbrico Idealizado Red de Area Local Control de Enlace Lgico Observador de Estado del Enlace Servidores de Justicia a Largo Plazo Capa de Acceso al Medio Esquema de Acceso al Medio basado en Contencin y Reservacin para ATM Retardo Mximo de Transferencia de Celda Tamao Mximo de Rfaga Tasa Mnima de Celdas Tamao Mximo de Trama Bit de Indicacin de no Incremento de la Tasa de Celdas Interfaz Red a Red Monitor Neuronal de Longitud de Cola Manejo de Recursos de la Red Tasa Pico de Celdas Servicio de Comunicaciones Personales Variacin del Retraso de Celda Pico a Pico Cola de Paquetes Planificacin Orientada a la Asignacin Regulada y por Prioridades de Retardos Redes de Comunicaciones Personales Calidad de Servicio Solicitud de Acceso Factor de Disminucin de Tasa Factor de Incremento de Tasa Celdas de Manejo de Recursos Estado de Reservacin
cenidet
Contenido
S SB SBFA SCR SENU SQ SS T TA TAT TCP TDMA TH U UBR UNI UPC V VBR nrt-VBR rt-VBR VC VCC VPC VS W WATM WFQ
Bloques de Planificacin Aproximacin Justa Basada en Servidor Tasa de Celdas Sostenible Protocolo de Sondeo Exhaustivo no Uniforme Cola de Ranuras Estado de Silencio Acceso de Transmisin de Datos Tiempo de Llegada Terico Protocolo de Control de Transferencia Acceso Mltiple por Divisin de Tiempo Estado Thinking Tasa de Bit no Especificada Interfaz de Usuario a Red Control de Parmetros de Uso Tasa de Bit Variable Tasa de Bit Variable en tiempo no real Tasa de Bit Variable en tiempo real Circuito Virtual Conexin de Canal Virtual Conexin de Trayectoria Virtual Planificacin Virtual Modo de Transferencia Asncrono Inalmbrico Encolamiento Justo Ponderado
cenidet
xi
Captulo
Introduccin
El Modo de Transferencia Asncrono (ATM de Asynchronous Transfer Mode), est considerado como una tecnologa importante para todos los tipos de servicios y redes. La mayora de los especialistas creen que ATM ser el estndar [1] para la futura Red Digital de Servicios Integrados de Banda Amplia (B-ISDN de Broadband Integrated Services Digital Network). Debido al xito de ATM en las redes almbricas, ATM Inalmbrico (WATM de Wireless ATM) es un resultado directo de ATM. WATM puede ser visto como una solucin para las redes de comunicacin personales de la siguiente generacin o una extensin inalmbrica de las redes BISDN, las cuales soportan transmisin de datos integrada (datos, voz y video) con una Calidad de Servicio (QoS de Quality of Service) [2]. La arquitectura y protocolos de WATM an estn siendo discutidos y actualmente el Foro ATM se encuentra definiendo el sistema bsico de WATM.
1.1 Antecedentes
La evolucin de las redes almbricas para soportar servicios multimedia de banda amplia y el creciente xito de los sistemas de comunicaciones personales inalmbricos han sido las grandes tendencias de los ltimos aos [1]. Debido al aumento de demanda hacia tales tendencias, en un futuro se espera que converjan en una sola tecnologa: WATM.
1 Introduccin
Mientras ms rpido se lleve a cabo el proceso de estandarizacin de WATM, ms pronto estarn disponibles comercialmente los productos ligados a esta tecnologa. En un trabajo de investigacin anterior [3], se desarroll un modelado analtico para evaluar los parmetros de QoS que se requieren en ATM Inalmbrico para realizar la transmisin eficiente de video, tales como la Tasa de Prdida de Celdas (CLR de Cell Loss Rate), la Tasa de Mala Insercin de Celdas (CMR), la eficiencia de utilizacin del enlace y retardo promedio. Adems se llev a cabo un modelado analtico de los protocolos de Control de Acceso al Medio (MAC de Medium Access Control) basados en sondeo y la evaluacin de la eficiencia de utilizacin del enlace, revel la forma de cmo estn siendo aprovechados los recursos del canal, con altas eficiencias para el protocolo de Sondeo Exhaustivo no Uniforme (SENU). Se propuso [3], un nuevo protocolo a partir del sondeo exhaustivo llamado sondeo exhaustivo no uniforme, del cual se describieron su funcionamiento y los modelos analticos para la eficiencia de utilizacin del canal, el retardo promedio, el nmero de usuarios inalmbricos y el Control de Admisin de Conexiones (CAC Connection Admission Control) [3]. Aqu mismo se recomend como trabajo futuro la inclusin en la estacin base de una entidad, a la que se denomin Planificador (Scheduler o Calenderizador), que permitiera la separacin entre la informacin y las peticiones; y encauzarlas (despacharlas) a las redes almbricas e inalmbricas. Como otra de sus funciones, deba construir una tabla de planificacin de acuerdo a las peticiones y mensajes de los diferentes tipos de trficos, trfico en tiempo real (RTT) y trfico de tiempo no real (NRTT) que llegan a la estacin base considerando sus retardos [3].
1.2 Problemtica
Las redes de comunicaciones personales inalmbricas (PCN de Personal Communication Networks) han estado creciendo muy rpido en la ltima dcada. Se han desarrollado muchos sistemas para proveer diferentes servicios, tales como el Servicio de Comunicaciones Personales (PCS de Personal Communication Service), los Sistemas de Telefona Celular (Porttil), y los Sistemas de Comunicaciones va Satlite. Normalmente, estos servicios no garantizan una QoS, as que no son adecuados para el rpido crecimiento de aplicaciones multimedia [1]. El sistema de WATM pretende ofrecer los mismos servicios que ATM ofrece en las redes almbricas. Como servicios, se pueden mencionar aquellas aplicaciones que acceden a Internet, la Transferencia de Archivos, Descarga de Archivos de cualquier servidor conectado a Internet, Transferencia de Datos, Correo Electrnico, Vdeo en Tiempo Real, Transmisin de Voz, Conferencias en Tiempo Real, Vdeo sobre Demanda, Televisin en Vivo, Correo Electrnico en Multimedia de Movimiento Total, Msica con Calidad de CD, Interconexin de LAN y muchos otros servicios en los que ni siquiera se ha pensado. El problema entonces es que al migrar de un medio almbrico a otro inalmbrico como WATM (incluyendo las caractersticas de movilidad), las limitaciones de ancho de banda, el incremento en las tazas de error y el costo de mantener un canal inalmbrico, ha propiciado que las expectativas vistas sobre ATM, pudieran no lograrse en WATM. El parmetro ms importante que est en juego es la QoS [4], ya que los sistemas ATM se basan en este concepto para ofrecer sus servicios. Y es que tan slo para seguir ofreciendo una velocidad de 155 Mbps, lo que ATM ofrece actualmente como mnimo, se requiere de un ancho de banda a la frecuencia de 60 GHz [1], lo cual
cenidet
Introduccin
resulta excesivamente costoso y se requieren tcnicas muy avanzadas de modulacin y de codificacin para poder operar a esa frecuencia. Por estas razones, se ha determinado ofrecer los servicios de acuerdo al tipo de aplicacin que lo requiera y prcticamente para aquellas aplicaciones que sean en tiempo real se les dar prioridad sobre aquellas que no lo sean, para garantizar siempre ofrecer una QoS excelente.
1.3 Objetivos
Este trabajo de investigacin comprende el desarrollar en MATLAB una Red Neuronal para el Planificador de ATM Inalmbrico (WATM) para Predecir y Conformar los Trficos VBR y ABR.
1.3.1 Objetivos particulares

El Neuroplanificador de WATM desarrollado, predice el servicio antes de asignarle una QoS conformando el trfico. Tambin llevar a cabo una tabla de planificacin con el perfil de cada usuario para la administracin de la QoS ofrecida por el sistema WATM. Los resultados de la implantacin con redes neuronales se compararn con los resultados obtenidos del modelado analtico desarrollado en [3]. Los parmetros de evaluacin considerados son los siguientes: Control de Admisin de llamadas, (CAC de Call Admission Control). Control de la Congestin, (CC de Control Congestion). Control de Parmetro de Uso, (UPC de Usage Parameter Control). Retardo. No. de Nodos Inalmbricos. Eficiencia de Utilizacin del Canal Inalmbrico.
1.4 Organizacin de la tesis

El resto de este captulo presenta una revisin del estado del arte a la fecha en que inicio el trabajo de investigacin y durante los primeros meses de su desarrollo. En captulos posteriores veremos que los trabajos futuros propuestos son, en parte, una consecuencia de la constante revisin del estado del arte y de los nuevos esquemas encontrados propuestos para los sistemas WATM. Finalmente en este captulo se incluyen los alcances que se contemplaron para la realizacin de la tesis. El Captulo 2, presenta una revisin de lo que son las redes integradas de rea amplia y se incluye, el modelo de la arquitectura de protocolos de B-ISDN, las categoras de servicios ATM y el modo de transferencia asncrono inalmbrico, WATM.
cenidet
1 Introduccin
Por supuesto, se presenta el concepto de control y conformacin de trfico en las redes ATM, as como algunos de los algoritmos usados actualmente para este propsito, las funciones genricas del control de trfico y los requerimientos del mismo. Tambin se describen algunos de los esquemas de planificacin de celdas ATM existentes y sus limitaciones y desventajas. Se describe el protocolo de la capa de control de acceso al medio y el protocolo de sondeo exhaustivo no uniforme, SENU. El Captulo 3 est dedicado al diseo del Neuroplanificador considerando las funciones de control de trfico y congestin definidas en la especificacin de manejo de trfico del ATM Forum. Se describen los modelos para los servicios VBR y ABR de ATM y la red neuronal backpropagation y su funcionamiento, la cual se usar para el diseo del Neuroplanificador de WATM. Finalmente se describe la arquitectura general del Neuroplanificador y su integracin a la estacin base. El Captulo 4 presenta el diseo de la red ATM/WATM utilizada para modelar el flujo de trfico en la estacin base y en el Neuroplanificador para la generacin del trfico de celdas utilizado en el entrenamiento de la red neuronal. La red ATM/WATM se simul utilizando el simulador de redes ATM Hydragyrum y se explican los modelos de los elementos de la red usados aqu. Al final del captulo aparecen las acciones que toma el Neuroplanificador para el control de trfico y congestin. El Captulo 5 muestra los resultados obtenidos en este trabajo de investigacin para la creacin de modelos de redes ATM para su simulacin; el entrenamiento de la red neuronal y la prediccin de trfico usando los resultados del simulador Hydragyrum. Adems, aparecen los resultados para la evaluacin de los mecanismos de control de trfico y congestin en el Neurplanificador de WATM. Finalmente en el Captulo 6, establece las conclusiones a las que se han llegado despus de llevar a cabo este trabajo de investigacin, haciendo nfasis en la importancia de un Planificador de ATM Inalmbrico y su relacin con la eficiencia de utilizacin del enlace y el control de trfico en la red. Se presentan algunas recomendaciones para la evaluacin funcional del sistema y los trabajos futuros propuestos.
1.5 Estado del arte 1.5.1 Prediccin del Trfico VBR en Sistemas ATM
Ya que los datos y vdeo son los componentes principales del trfico en las redes ATM [5] es importante entender el impacto de la relacin del trfico VBR sobre el rendimiento de la red. Los servicios VBR pueden ser descritos por un conjunto diferente de descriptores de trfico. El servicio rt-VBR se propone para las aplicaciones en tiempo real tal como voz y vdeo. El servicio nrt-VBR es para aquellas aplicaciones que no son en tiempo real, pero que tienen caractersticas de trfico por rfagas de celdas y que no usan caractersticas rigurosas de retardo, aunque se establece un lmite en el retardo promedio de transferencia. Un mtodo de prediccin de trfico VBR propone el uso de una Red Neuronal Artificial (ANN de Artificial Neural Network) basada en algoritmos genticos [5]. La red puede predecir el trfico VBR por medio del aprendizaje de la relacin existente entre las variaciones de trfico
cenidet
Introduccin
ATM. La prediccin exacta del trfico ATM es de suma importancia cuando se requiere desarrollar un conjunto robusto de descriptores de trfico. Este conjunto es requerido por algunos algoritmos de Control de Trfico y Congestin en los sistemas ATM. El Control de Parmetros de Uso (UPC), tiene como propsito principal, proteger los recursos de la red ATM de un comportamiento inadecuado que pudiera afectar la calidad de servicio QoS de las conexiones establecidas. Est definido como el conjunto de acciones tomadas para monitorear y controlar el trfico de informacin acordado para el acceso de los usuarios a la red. Como parte del control de parmetros de uso, existe un algoritmo denominado Leaky Bucket, el cual se establece para lograr el mejor desempeo de los mecanismos para el UPC. Su funcin es controlar la longitud de las rfagas de informacin (burstiness) que puedan viajar por la red, a travs de un lmite superior en la longitud de ste; adems, determina el nmero de celdas que pueden ser transmitidas una tras otra. Cuando la red recibe una solicitud de conexin de un usuario, se activa en cada switch sobre la trayectoria de la nueva conexin, un procedimiento de admisin de llamada; ste es denominado el CAC. Tiene como fin aceptar o rechazar tal solicitud despus de evaluar los recursos de la red para proveer la QoS que requiere la nueva conexin, sin afectar a las conexiones ya establecidas. Los algoritmos CAC estn basados en el comportamiento del estado estable del sistema, sin embargo ste mtodo no garantiza la QoS en tiempo real al nivel de conexiones individuales. La deteccin de congestin o condiciones recientes de congestin, CC, en los sistemas ATM es muy importante, ya que permite muchas opciones para el Control de Velocidades de Transferencia en el servicio VBR. Por ejemplo en TCP, ste es activado por medio de la deteccin de prdida de paquetes o reconocimientos duplicados.
1.5.1.1 Mtodo de Prediccin

El mtodo de prediccin del trafico VBR consiste de cuatro etapas [5]. La Creacin del Histograma contiene el valor de las celdas ATM enviadas durante periodos cortos. El Diseo de la Estructura de la Red sugiere una red neuronal de tres capas. Cuenta con una neurona de salida y el nmero de entradas se calcula por medio del anlisis del espectro en frecuencia de servicio de celdas. El nmero de entradas debe garantizar la observacin de todo el periodo para la frecuencia principal. La Creacin del Vector de Entrenamiento, el cual, su tamao depende del nmero de entradas y salidas de la red y todos los vectores estn formados con base al histograma. Finalmente la Fase de Entrenamiento y Prueba en la que el entrenamiento se lleva a cabo por medio del algoritmo de entrenamiento Brain Maker.
1.5.1.2 Diseo de la Red Neuronal por Algoritmos Genticos.

El uso de algoritmos genticos [5] permite la determinacin de la estructura de las redes neuronales por medio de un proceso evolutivo. Los cromosomas artificiales, son cadenas de bits agrupadas en dos segmentos los cuales representan el estado de la conexin y el valor de los pesos respectivamente. Un mecanismo de activacin de genes en los cromosomas, es lo que permite ajustar los valores de los pesos de las conexiones en la red neuronal.
cenidet
1 Introduccin
Figura 1.1. a) Estructura de un Cromosoma Artificial. b) Proceso de Crossover. c) Proceso de Mutacin [5]. El primer paso en el diseo es la generacin aleatoria de cromosomas para iniciar el proceso evolutivo. Posteriormente, la Seleccin es un proceso en el que se eligen nuevos cromosomas que puedan describir a la red neuronal con diferente precisin. La eleccin de los cromosomas est determinada por su coeficiente de adaptacin. De la figura 1.1, Crossover es un proceso que permite el intercambio de fragmentos de genes entre dos cromosomas. El fin de esto es obtener nuevos cromosomas con coeficientes de adaptacin mayores. En la Mutacin el valor de los genes es cambiado, aunque este proceso no es muy usado en algoritmos genticos. Estos tres operadores genticos se repiten hasta que la poblacin entera de cromosomas converge a los valores deseados.
1.5.2 Conformador de Trfico ATM con Control Neuronal.

Es posible llevar a cabo un control de la congestin en las redes ATM por medio de un mecanismo Conformador de Trfico ("Shaper"). Ya que no es fcil construir sistemas de control de trfico eficientes, debido a la diversidad de las caractersticas del trfico multimedia, se han propuesto conformadores y espaciadores de celdas [6]. La idea principal de la conformacin de trfico, es bsicamente almacenar el trfico de entrada en los switches ATM y controlar el flujo de celdas de salida. Bsicamente, la velocidad de transmisin de celdas por la red ATM, depende de la ocupacin de las localidades en el buffer de conformacin [6]. El propsito principal es evitar la prdida de celdas, por lo que la velocidad de salida de las celdas est sujeta a la velocidad pico de entrada de celdas al buffer. La tasa de las velocidades de entrada y salida est en funcin de la ocupacin del buffer B.
= f (B)
(1)
cenidet
Introduccin
Buffer
Fuente de trfico .......... NQLM
SW
En tiempo de salida
AI
.......... Unidad Temporizadora
Figura 1.2. Diagrama a Bloques de un Conformador de Trfico por Control Neuronal [6]. Como se puede ver en la figura 1.2, el conformador de trfico consiste de un buffer de entrada, un Monitor de Longitud de Cola Neuronal (NQLM de Neural Queue Length Monitor) y un controlador de tiempo de salida de celdas. La velocidad de salida de las celdas depende de la ocupacin del buffer de entrada. La ocupacin del buffer es vigilada por el NQLM el cual tiene una neurona de entrada por cada localidad del buffer. En todo momento estn presentes la llegada y salida de celdas del buffer. La salida del NQLM cambia de acuerdo a las caractersticas deseadas durante la fase de entrenamiento de la Red Neuronal. El tiempo de salida entre celda y celda se calcula por medio de la red neuronal la cual a travs de sus lneas de salida controla la Unidad Temporizadora (TU), la cual es la unidad funcional que cuenta automticamente el tiempo y en un instante apropiado abre la salida del conformador de trfico. Es en este momento cuando las celdas dejan el sistema a travs del interruptor de salida (SW) [6]. Las Lneas de Informacin Adicional (AI) son un grupo especial de lneas de entrada al NQLM. Son usadas por la Funcin de Administracin de Trfico para controlar el flujo de celdas entre las clases de trfico controladas. Tambin pueden reflejar la situacin actual de trfico en los switches vecinos. La Red Neuronal del NQLM est basada en Redes Backpropagation la cual fue entrenada con el Software Brain Maker.
1.6 Alcance
El diseo y el desarrollo del Neuroplanificador de WATM para la Estacin Base y todas sus funciones, es un mecanismo no desarrollado anteriormente en los sistemas WATM. Los trabajos realizados sobre prediccin y control de trfico que se han hecho, han sido diseados y evaluados para los sistemas ATM, sin considerar las aplicaciones inalmbricas y los requerimientos de ancho de banda que necesitan.
cenidet
1 Introduccin
1.6.1 Funciones del Neuroplanificador de WATM
Entidad perteneciente a la Estacin Base (BS). En cada ranura de datos separar la peticin de la informacin debido a la funcin de incorporacin ("piggybacking"), donde al final de la ranura de datos se le incorporar la peticin. Calcular el ciclo de sondeo de los nodos con NRTT con base en su requerimiento de retardo. Encauzar la informacin a la red ATM almbrica. Separar las peticiones de los nodos con RTT y NRTT. Al recibir la informacin de la red ATM almbrica despacharla con base en el tipo de peticin. Construir una tabla de planificacin de acuerdo a las peticiones y mensajes de los diferentes trficos. Antes de asignar el recurso al servicio solicitado har una prediccin y conformacin del trfico (si es necesario), para garantizar una QoS. Llevar a cabo en la tabla de planificacin el perfil de cada usuario para la administracin de la QoS ofrecida por el sistema WATM. La eficiencia al compartir un canal en un sistema WATM depende en gran medida del protocolo MAC. Esto no es totalmente eficiente si no consideramos los mecanismos necesarios para el control de trfico a travs de la red. El principal objetivo del control de trfico es proteger a la red y al usuario en la medida de lograr los objetivos predefinidos del desempeo de la red en trminos de la Tasa de Prdida de Celdas (CLR de Cell Loss Rate), el Retardo de Transferencia de Celdas (CTD de Cell Transfer Delay) y la Variacin del Retardo de Celda (CDV de Cell Delay Variation) [7]. En si, el control de trfico se refiere al conjunto de acciones tomadas por la red para evitar la congestin, causada por fluctuaciones de trfico o condiciones de fallas en la red. El control de trfico tambin juega un papel muy importante en la optimizacin de los recursos de la red con el propsito de lograr una eficiencia real. El control de trfico de WATM debe cumplir con las siguientes caractersticas: Flexibilidad: Debe soportar un conjunto de clases de QoS de capa WATM suficiente para todos los servicios existentes. Simplicidad: El reto es disear un control de trfico WATM sencillo, el cual minimiza la complejidad de la red mientras maximiza la utilizacin de la red. Robustez: Lograr una alta eficiencia bajo cualquier circunstancia de trfico mientras se mantienen funciones de control sencillas. Existen dos funciones bsicas definidas para el manejo y control de trfico WATM. La primera, el CAC, representa un conjunto de acciones tomadas por la red para aceptar o rechazar una conexin ATM solicitada. La segunda, el UPC, representa el conjunto de acciones tomadas por la
cenidet
Introduccin
red para monitorear y controlar el trfico de una conexin ATM, en trminos del volumen de trfico de celdas y la validez del enrutamiento de celdas. Un algoritmo ideal para el UPC debe cumplir con: Capacidad de detectar cualquier situacin ilegal de trfico. Un tiempo de respuesta rpido a las violaciones de parmetros. Simplicidad en su implementacin. Ya se estableci la importancia y caractersticas que debe cubrir el mecanismo de manejo y control de trfico en los sistemas WATM. La Recomendacin I.371 de la ITU-T establece la regla que permite la correcta discriminacin entre aquellas celdas que viajan a travs de la red y que cumplen o no con los parmetros de retardo ya establecidos anteriormente. El algoritmo definido por la Recomendacin se le conoce como Algoritmo de Tasa de Celdas Genrico (GCRA de Generic Cell Rate Algorithm) y existen dos versiones equivalentes denominadas algoritmos de Planificacin Virtual (VS de Virtual Scheduling) y de Cubeta con Goteo de Estado Continuo (LB de Continuos-state Leaky Bucket). La funcin principal de estos algoritmos es que para cualquier secuencia de tiempos de llegada de celdas {ta, a >=1} deben determinar las celdas que cumplen o no con los parmetros de retardo establecidos.
Figura 1.3. Algoritmo GCRA segn la Recomendacin I.371 de la ITU-T [7]. El GCRA usa dos parmetros reales I y L, denotados como Incremento y Lmite respectivamente y un conjunto de variables intermedias y se describe como GCRA (I , L). El algoritmo VS debe calcular el Tiempo de Llegada Terico por Prediccin (TAT) suponiendo que
cenidet
1 Introduccin
todas las celdas estn espaciadas igualmente (Distancia entre celdas determinada por I). Si el tiempo de llegada ta de una celda es despus de TAT L (L representa un cierto valor de tolerancia) y con esto determinar cuando una celda cumple con los parmetros de retardo establecidos, ver figura 1.3. Algoritmo Virtual Scheduling TAT Tiempo de Llegada Terico Tiempo de llegada de una celda ta En el momento de llegada ta de la primera celda a la conexin, TAT = ta Algoritmo Continuos-State Leaky Bucket Valor del contador de Leaky Bucket X Variable Auxiliar X LCT Ultimo tiempo de conformancia
En el momento de llegada ta de la primera celda a la conexin, X = 0 y LCT = ta Tabla 1.1. Algoritmo GCRA segn la Recomendacin I.371 de la ITU-T [7].
De esta manera, estos son los algoritmos iniciales que se implementarn en la red neuronal del planificador y que tendr como propsitos: Establecer un adecuado Control de Admisin de Llamadas (a travs de la prediccin de trfico) utilizado por la estacin base, para tomar las acciones descritas con anterioridad. Establecer un adecuado Control de Parmetros de Uso necesario para detectar situaciones ilegales de trfico en la red y con esto mejorar la eficiencia de utilizacin del canal inalmbrico. Determinar los retardos para el envo de informacin hacia los nodos desde la estacin base de acuerdo a las condiciones de trfico presentes. Establecer los tiempos para los ciclos de sondeo para aquellas aplicaciones que soporten retardos en los mismos (Trfico en tiempo no real).
Los vectores de entrada a la red estarn determinados por la cantidad de celdas presente y pasadas en el Buffer del Neuroplanificador. Con estos valores, la red neuronal deber predecir las condiciones de trfico. An no se tiene establecido el tamao de la capa de entrada de la red neuronal ni del buffer del planificador. En el caso del buffer, se sabe que de acuerdo al protocolo SENU [3], cada nodo enviar informacin a la BS en forma de tramas y sta estar conformada por una o ms celdas ATM, por lo que el buffer deber tener capacidad para soportar una trama completa enviada por un nodo a la BS. En conclusin, se presentaron los trabajos antes realizados sobre prediccin y conformacin de trfico para los servicios VBR de tiempo real y tiempo no real de ATM. Las funciones que tendr el Neuroplanificador desarrollado en este trabajo de investigacin y el algoritmo GCRA usado hasta ahora para llevar a cabo las funciones de control y conformacin de trfico en los Switches ATM.
10
cenidet
Introduccin
1.7 Referencias
[1] Cong, Xinri, Wireless ATM: An Overview Ohio State Unversity, www.cis.ohiostate.edu/jain/cis788-97/wireless_atm/index.htm pag. 2. 27/2/2000. Mikkonen, Jouni, Emerging Wireless Broadband Networks, IEEE Communications Magazine, February 1997, pp. 75 80. Romero Aguirre, Eduardo, Anlisis de la Asignacin Dinmica de Ancho de Banda para Transmisin eficiente de video en redes ATM Inalmbricas, Tesis de Maestra, CENIDET, 1999. Tanenbaum, Andrew, Redes de Computadoras, Tercera Edicin; Mxico, Prentice Hall, 1997 pp. 146-154. Wieslaw Lobejko, VBR Traffic Prediction in ATM System, Military Communication Institute, Zergze Poland, 1997 Marek Bromirski, ATM Traffic Shaper with Neural Control, Military Communication Institute, Zergze Poland, 1997. De Prycker, Martin, Asynchronous Transfer Mode: Solution for Broadband ISDN, Third Edition, Belgium, Prentice Hall, 1995.
[2]
[3]
[4] [5] [6] [7]
cenidet
11
Captulo
Planteamiento General
2.1 Introduccin
En este captulo se presentan los modelos de las redes de rea amplia que han dado origen a WATM. Una descripcin general de B-ISDN permitir entender los conceptos de redes integradas mientras que la descripcin de ATM dar los conceptos bsicos de operacin de esta red. Existen algunos esquemas de control de trfico y se describirn brevemente como operan, as como sus limitaciones y ventajas ms importantes. Se presenta el concepto de Planificador de trfico (Scheduler) para WATM y finalmente se describen los conceptos de los protocolos MAC y sus requerimientos as como el protocolo MAC SENU [11] usado en este trabajo.
2.2 Redes integradas de rea amplia

Las redes de telecomunicaciones de rea amplia, estn basadas en una tcnica de conmutacin de paquetes (celdas) llamada Modo de Transferencia Asncrona (ATM de Asynchronous Transfer Mode). Se dice que son redes integradas, debido a su capacidad para manejar diferentes servicios tales como datos en alta velocidad, video conferencias, videofona, multimedia, correo electrnico, etc.
2.2.1 B-ISDN
La primera red de banda amplia se le conoce como Red Digital de Servicios Integrados de Banda Ancha (B-ISDN de Broadband Integrated Services Digital Network). ATM es un resultado directo de esta red pues fue la tcnica propuesta para la transmisin de informacin en las redes BISDN. Un elemento clave de la integracin de servicios en la red, es proveer de un amplio rango de servicios usando un nmero limitado de tipos de conexiones [1]. B-ISDN soporta tanto servicios orientados a conexin como aquellos que no lo son, y cuenta con capacidades para transferir informacin en modo de paquetes o por circuitos.
2.2.1.1
Arquitectura de Protocolos
En la arquitectura de B-ISDN, existen tres planos separados [1]. El plano de usuario, estructurado por capas, provee al usuario de informacin sobre el flujo de transferencia junto con los controles asociados. El plano de control, tambin en forma de capas, se encarga de las funciones de control de llamadas y conexiones. El plano de gestin tiene dos tipos de funciones: las funciones de manejo de capa y de manejo de plano. Las funciones de manejo de plano, proveen la coordinacin entre todos los planos y no est estructurado por capas, como lo aparece en la figura 2.1.
Figura 2.1 Modelo de Arquitectura del Protocolo B-ISDN [1]. La capa fsica est basada en los principios de DS3/E3 y SONET/SDH [1]. La capa ATM, provee la capacidad de transferencia de celdas y es comn para todos los servicios. En la capa ATM, la informacin que viaja sobre la celda no sufre ningn cambio. ATM es una tcnica orientada conexiones y se puede usar tanto para servicios orientados a conexiones, como para aquellos que no lo son. ATM est diseada para ofrecer una transferencia flexible y comn para todos los servicios [1].
14
cenidet
La Capa de Adaptacin (AAL de ATM Adaptation Layer), provee funciones que dependen del servicio. El lmite entre la capa ATM y la capa AAL, corresponde al lmite entre las funciones especficas al encabezado de la celda y las funciones especficas al campo de informacin de la celda, respectivamente. La capa AAL soporta funciones de la capa ms alta de los planos de Usuario y Control [1].
2.2.2
Modo de Transferencia Asncrono (ATM)

La red ATM se basa en la transmisin de informacin en paquetes pequeos de tamao fijo, denominados celdas. De esta manera, se resolvi la necesidad de contar con un sistema de comunicaciones de alta velocidad, redes backbone dorsal y muchas ms exigencias de las comunicaciones de hoy en da, que no poda ofrecer B-ISDN, debido a lo tardado que result el establecimiento de los estndares de esa red. Es entonces cuando surgi el ATM Forum, el cual tom la base de B-ISDN para establecer un amplio rango de estndares, incluyendo interfaces fsicas, software de interfaces de usuario a red, software de interfaces de red a red, administracin de trfico y otros.
Fig 2.2. Estructura de una celda ATM [3]. Con celdas de 53 bytes (5 de encabezado y 48 de carga til), figura 2.2, ATM ofrece la transmisin eficiente tanto de datos como de voz y video en tiempo real [2], ya que los retardos son menores para las aplicaciones que as lo requieren. Esta tecnologa est basada en la conmutacin de paquetes, la cual es altamente flexible. Puede presentarse trfico de velocidad constante o variable y a velocidades de Gigabits por segundo la conmutacin de paquetes es ms fcil que la de
cenidet
15
circuitos y para satisfacer los requerimientos de las redes ya establecidas, ATM es capaz de emular la conmutacin de circuitos. ATM es una tecnologa orientada a conexin en la que la entrega de las celdas no se garantiza pero s su orden. Las velocidades pretendidas de ATM van desde los 155 Mbps hasta los 622 Mbps. En las redes ATM, los switches se conectan entre s usando una interfaz que se ha denominado interfaz red a red (NNI), mientras que las terminales se conectan a la red usando una interfaz usuario a red (UNI) [3]. Las redes ATM estn diseadas con tasas de error extremadamente bajas y las conexiones se hacen a travs de circuitos virtuales (VC) los cuales son trayectorias establecidas antes de iniciarse la conexin y stas permanecen hasta que se concluye la comunicacin, por lo que todas las celdas de informacin viajan por el mismo camino siempre; a diferencia de otras redes en las que la trayectoria de cada paquete se resuelve en el momento de iniciarse su transmisin.
2.2.2.1 Categoras de Servicios ATM

La capa ATM en una de sus funciones, debe ofrecer los diferentes servicios establecidos hasta ahora para las redes ATM. Los servicios ATM y el comportamiento de la red se relacionan a travs de las caractersticas de trfico y los requerimientos de QoS. Las funciones como enrutamiento, el Control de Admisin de Conexiones y la asignacin de recursos, estn estructuradas de manera diferente para cada categora de servicio. Las categoras de servicios pueden ser de tiempo real o no; las de tiempo real se clasifican de acuerdo a s el descriptor de trfico contiene nicamente el parmetro de Tasa Pico de Celdas (PCR de Peak Cell Rate) o tambin el parmetro de Tasa de Celdas Sostenible (SCR de Sustainable Cell Rate) [3, 4]. Las categoras de servicios estn definidas usando los siguientes parmetros de QoS [4]: La Variacin del Retraso de Celda de Pico a pico (peak to peak CDV de Peak to peak Cell Delay Variation) [3]. El Retardo Mximo de Transferencia de Celda (maxCTD de Maximum Cell Transfer Delay). La Tasa de Prdida de Celdas de (CLR de Cell Loss Rate).
La categora de Tasa de Bit Constante (CBR de "Constant Bit Rate") se usa para conexiones que solicitan una cantidad esttica de ancho de banda que est continuamente disponible durante el transcurso de la conexin [4]. La cantidad de ancho de banda se caracteriza por un valor de PCR [5]. La CBR est diseada para soportar aplicaciones en tiempo real, que requieren una variacin de retardo constante y muy pequea. Es adecuada para todas las cadenas interactivas (es decir, en tiempo real) de audio y vdeo (Streaming) [2] En la categora CBR, una fuente puede emitir celdas a la Tasa Pico de Celdas en cualquier momento y durante un perodo no especificado y los compromisos de QoS todava se cumplen [5]. La categora de Tasa de Bit Variable (VBR de "Variable Bit Rate") [5], se divide en dos subclases, la de tiempo real (rt-VBR) y la de tiempo no real (nrt-VBR), respectivamente. La rtVBR es para servicios que tienen tasas de bit variables en combinacin con requisitos muy estrictos de tiempo real, como el vdeo comprimido interactivo. Las conexiones rt-VBR estn caracterizadas por los parmetros PCR, SCR y el Tamao Mximo de Rfaga (MBS de Maximum Burst Size).
16
cenidet
Es esencial que la red ATM no genere ninguna fluctuacin en el patrn de llegada de las celdas. En otras palabras, tanto el retardo medio de las celdas como la variacin del retardo de las celdas, deben estar cuidadosamente controlados. Por otra parte, aqu es tolerable un bit o celda perdida de vez en cuando y lo mejor es ignorarlo. La subclase nrt-VBR, se usa en aplicaciones de tiempo no real que presentan caractersticas de trfico en forma de rfagas, el cul est definido por los parmetros PCR, SCR y MBS. nrt-VBR es para trfico en el que la entrega a tiempo es importante pero la aplicacin puede tolerar una cierta cantidad de fluctuacin. No existen lmites de retardo asociados a sta categora. La categora de Tasa de Bit no Especificada (UBR de Unspecified Bit Rate) [5] pretende ser usada para aplicaciones de tiempo no real, que no requieren un retardo constante y tampoco una variacin de retardo muy rigurosos. Las transferencias de archivos y el correo electrnico son ejemplos claros de este tipo de servicio. UBR, no especifica garantas de servicio en relacin al trfico, ni existen compromisos sobre el parmetro CLR. No son necesarias las funciones de CAC y el Control de Parmetros de Uso (UPC de Usage Parameter Control) para este servicio. La categora de servicio de Tasa de Bit Disponible (ABR de Available Bit Rate) [5], permite que las caractersticas de transferencia de la capa ATM provistas por la red, puedan cambiar despus de establecerse la conexin. Se puede establecer un mecanismo de control de flujo para controlar la tasa de bit de la fuente en respuesta de los cambios de la capa ATM. Para ello pueden usarse las Celdas de Manejo de Recursos (Celdas RM de Resource Management Cells). Con esto se reduce la tasa de perdida de celdas y ABR no requiere definir lmites de retardos o de la variacin de retardos. Cuando se establece una conexin ABR, se especifican un ancho de banda mximo requerido (a travs de PCR) y un mnimo ancho de banda posible a usar, a travs de Tasa Mnima de Celdas (MCR de Minimum Cell Rate). El MCR puede ser cero, y el ancho de banda disponible puede variar siempre y cuando no disminuya debajo de MCR. La categora de Tasa de Trama Garantizada (GFR de Guaranteed Frame Rate) [5] se utiliza en aplicaciones de tiempo no real; aplicaciones que requieren la garanta de una tasa mnima pero pueden acceder a un mayor ancho de banda si ste est disponible. En el establecimiento de una conexin GFR, el equipo terminal especifica sus parmetros PCR y MCR junto con la definicin del MBS y el Tamao Mximo de Trama (MFS de Maximum Frame Size). No existen lmites de retardos asociados a esta categora de servicio. En la tabla 2.1 se establecen los parmetros de trfico, QoS y otros parmetros para las diferentes categoras de servicios definidas hasta ahora.
2.2.3
Modo de Transferencia Asncrono Inalmbrico (WATM)

En las redes ATM, los requerimientos de servicio negociados deben ser realizados usando varios mtodos de manejo de trfico. WATM introduce una nueva dimensin de complejidad en estos mtodos. Las aplicaciones en las terminales inalmbricas, requieren la misma funcionalidad y QoS que en ATM, sin embargo, en WATM algunas caractersticas como la Tasa Pico de Transmisin o la Tasa de Error son diferentes [6].
cenidet
17
Categora de Servicio en la Capa ATM rt-VBR nrt-VBR UBR ABR Especificado Especificado n/d n/d
Parmetros Trfico PCR y CDVT SCR, MBS y CDVT MCR MCR, MBS, MFS, CDVT QoS p-p CDV MaxCTD CLR Otros Feedback
CBR
GFR
n/d
Especificado Especificado Especificado n/d Especificado n/a Especificado
Especificado Especificado Especificado
No especificado No especificado No Especificado Especificado
No especificado CDVT: Tolerancia a la Variacin de Retardo de Celda (CDVT de Cell Delay Variation Tolerance). n/d: No disponible. Tabla 2.1. Caractersticas de las diferentes categoras de servicio.
No especificado
Las aplicaciones de multimedia requieren tanto de la transferencia de cantidades fijas de informacin, como de flujos de informacin que pueden ser caracterizados por una cierta tasa de datos y un retardo. ATM es el mecanismo de transporte capaz de soportar diferentes tipos de conexiones con diferentes parmetros de QoS. ATM Inalmbrico, significa disear una red inalmbrica de servicios integrados, Figura 2.3, que provea de extensiones de las capacidades de ATM en una manera eficiente y transparente [7]. Por lo tanto, los sistemas WATM deben soportar un rango razonable de clases de servicios, tazas de bit y niveles de QoS. Sin embargo, existen diferencias en las caractersticas de servicio debido a las limitaciones del medio inalmbrico [8].
Sobre el acceso a la red, est claro que el problema es como extender la sealizacin ATM a un usuario inalmbrico en un enlace de radio poco confiable, lo que implica agregar nuevos protocolos a la arquitectura ATM para el manejo de una Capa Fsica de Radio de Alta Velocidad, una capa de Control de Acceso al Medio (MAC de Medium Access Control) capaz de ofrecer servicios de conexin confiables a la capa de red y que tiene como funciones bsicas la asignacin de recursos y el control de errores [9]. Diferentes protocolos MAC han sido analizados y propuestos en [9 - 12].
18
cenidet
Figura 2.3. Aspectos de diseo en ATM Inalmbrico [8]. Tambin, una capa de Control de Enlace de Datos (DLC de Data Link Control) y el manejo de recursos de radio. Asimismo, se deben analizar las extensiones de protocolos para incluir capacidades de movilidad de las terminales inalmbricas, el manejo de ubicacin, control de QoS y enrutamiento, y el control de handoff (Cambio automtico de canal de radio) para una red WATM, ya que los estndares actuales no cuentan con capacidades de movilidad a travs de mensajes de sealizacin para el manejo de ubicacin Figura 2.4. [10]. Existen diferentes entornos de desarrollo para WATM, sin embargo, no en todos estos entornos es posible contar con la capacidad para manejar diferentes tazas de bit ni los mismos parmetros de QoS. Los sistemas WATM deben lograr tasas de bit cercanas a los 25 Mbps, como HIPERLAN (High Performance Radio Local Area Network) [8], pero con la capacidad para soportar tipos de servicio multimedia. Los tipos de servicio deben ser los mismos que soporta ATM, adems de los nuevos servicios que puedan surgir y estn definidos por los requerimientos de la aplicacin.
Figura 2.4. Pila de Protocolos para la integracin de terminales WATM a una red ATM [10].
cenidet
19
El servicio ABR es muy importante en WATM ya que ofrece un medio para controlar el flujo de celdas a travs de la disminucin de las tasas de bit en caso de que se presenten problemas de congestionamiento [8].
2.3 Control y Conformacin de Trfico

Una red ATM construida apropiadamente, debe manejar el trfico equitativamente y proveer de una asignacin efectiva de la capacidad de la red para diferentes clases de aplicaciones. La red debe ser capaz de adaptar patrones imprevistos de trfico (rfagas de trfico), as como descartar trfico en ciertas condiciones, a fin de evitar o reaccionar a condiciones de congestionamiento [13]. El usuario es responsable de cumplir con la cantidad de trfico que puede enviar en un periodo de tiempo establecido. El control de trfico define un conjunto de acciones tomadas por la red para evitar una posible congestin. El control de trfico toma medidas para adaptar fluctuaciones de trfico y otros problemas dentro de la red. El control de congestin se refiere al conjunto de acciones tomada por la red para minimizar la intensidad, extensin y duracin de la congestin [3]. Los objetivos del control de trfico y de congestin son proteger a la red y al mismo tiempo dar al usuario el contrato de servicio establecido [14]. Una funcin adicional del control de trfico es la de optimizar los recursos de la red.
2.3.1 Funciones Genricas del Control de Trfico

Para cumplir con estos objetivos, se han definido funciones genricas de control que combinadas entre si, ayudan en el control de trfico y congestin de la red [3]. El Manejo de Recursos de la Red (NRM de Network Resource Managment), puede ser usado para asignar los recursos de la red con el fin de separar los flujos de trfico de acuerdo a las caractersticas de servicio. El Control de Admisin de Conexin (CAC de Connection Admisin Control) se define como el conjunto de acciones tomadas durante el establecimiento de una conexin para determinar si se acepta o no una solicitud de conexin de canal o trayectoria virtual. El Control por Retroalimentacin se define como el conjunto de acciones tomadas por la red y por el usuario para regular el trfico en la red, de acuerdo al estado de los elementos (switches, enlaces de transmisin, etc.) de la misma. El Control de Parmetros de Uso (UPC de Usage Parameters Control), definido como el conjunto de acciones tomadas para observar y controlar el trfico en el momento en que un usuario pretende acceder a la red. Su principal propsito es la de proteger los recursos de la red de un mal funcionamiento el cual puede afectar la QoS de otras conexiones establecidas, detectando violaciones en los parmetros y tomando acciones apropiadas. El Control de Prioridad permite al usuario generar flujos de trfico con diferentes prioridades a travs del bit de Prioridad de Prdida de Celda (CLP de Cell Loss Priority). De esta manera un elemento de la red, puede descartar celdas con baja prioridad, si es necesario, para proteger como sea posible el desempeo de la red para las celdas con alta prioridad.
20
cenidet
El mecanismo de Conformacin de Trfico (de Traffic Shaping), se usa para lograr una modificacin en las caractersticas del trfico. Es importante que se logre un alto nivel de consistencia en las capacidades de control de trfico de las funciones mencionadas.
2.3.2 Requerimientos para el Control y Conformacin de Trfico

Para llevar a cabo el control y conformacin de trfico en la red ATM, se requiere de una especificacin de contrato de trfico. Este define las caractersticas negociadas de una conexin en la capa ATM en una Interfaz Usuario a Red (UNI de User to Network Interface) pblica o privada. El contrato de trfico en una UNI pblica consistir de un Descriptor de Trfico de Conexin y una clase de QoS solicitada para cada conexin en la capa ATM. La UNI privada soportar, opcionalmente, el mismo contrato de trfico que la UNI pblica o bien un contrato diferente [3] El descriptor de trfico de conexin, especifica las caractersticas de trfico de una conexin ATM. Este es el conjunto de parmetros de trfico en el Descriptor de Trfico de la Fuente, la Tolerancia de CDV y la definicin de conformidad de trfico. Los procedimientos CAC usarn el descriptor de trfico de conexin para asignar recursos y derivar valores de parmetros para la operacin del UPC. El descriptor de trfico de la fuente es un subconjunto de parmetros de trfico (ejemplo: PCR, SCR, Tolerancia a Rfagas de Trfico (BT de Burstiness Tolerance), o el tipo de fuente) perteneciente al Descriptor de Trfico ATM y se usa durante el establecimiento de la conexin para capturar las caractersticas de trfico intrnseco de la conexin solicitada por una fuente en particular. El conjunto de parmetros de trfico en un descriptor de trfico de fuente puede variar de una conexin a otra. Por otra parte, el Descriptor de Trfico ATM es una lista genrica de parmetros de trfico que puede ser usada para capturar las caractersticas de una conexin ATM [3, 13].
2.3.3 Algoritmos utilizados 2.3.3.1 Algoritmo de Tasa de Celdas Genrica (GCRA)
El Algoritmo de Tasa de Celdas Genrica (GCRA de Generic Cell Rate Algorithm), es un algoritmo virtual de planificacin (Schedulling) o un algoritmo Leaky Bucket de estado continuo, figura 2.5. El GCRA, se usa para definir en una manera operacional, la relacin entre el PCR y la tolerancia de CDV y la relacin entre el SCR y la BT [3]. Tambin tiene uso en la especificacin de la conformidad de los valores declarados para los parmetros de trfico PCR, SCR y BT.
cenidet
21
Figura 2.5. Versiones equivalentes del Algoritmo de Tasa de Celdas Genrica (GCRA) [3]. Algoritmo Virtual Scheduling TAT Tiempo de Llegada Terico ta(k) Tiempo de llegada de una celda Algoritmo Continuos-State Leaky Bucket Valor del contador de Leaky Bucket X Variable Auxiliar X LCT Ultimo tiempo de conformidad En el momento de llegada ta de la primera celda a la conexin, X = 0 y LCT = ta
En el momento de llegada ta de la primera celda a la conexin, TAT = ta
El GCRA depende solamente de dos parmetros definidos como incremento (I) y lmite (L). La notacin GCRA(I, L), significa un algoritmo GCRA con el valor del parmetro incremento fijado a I y el valor del parmetro lmite fijado a L. Los algoritmos Virtual Scheduling y Continuous-State Leaky Bucket son equivalentes en el sentido de que para cualquier secuencia de celdas que llegan en los tiempos {ta(k), k>=1}, los dos algoritmos determinan si las celdas estn corruptas o son vlidas. El algoritmo virtual scheduling actualiza un TAT, el cual es el tiempo de llegada nominal de la celda, suponiendo que las celdas estn espaciadas igualmente cuando la fuente est activa. Si el valor de tiempo de llegada actual no es demasiado cercano en relacin al TAT, en particular si el tiempo de llegada actual es despus de TAT L, entonces la celda es vlida, de otra manera la celda se descarta [3,13 - 14]. El Algoritmo continuous-state leaky bucket puede ser visto como una cubeta de capacidad finita cuyo contenido real, drena hacia fuera a una tasa continua de 1 unidad de contenido por
22
cenidet
unidad de tiempo y cuyo contenido se incrementa por el incremento I para cada celda vlida. Equivalentemente, puede ser visto como la carga de trabajo de una cola de capacidad finita,o un contador de valor real. Si en la llegada de una celda, el contenido de la cubeta es menor o igual que el valor lmite L, entonces la celda es vlida, de otra manera, la celda no lo es. La capacidad de la cubeta es L + I [3].
2.3.3.2 Algoritmos de Control Basados en Prediccin

Cuando se analiz el estado del arte, en el Captulo 1, se presentaron dos trabajos importantes en el rea de control de trfico y congestin para las redes ATM. El primero hacia uso de redes neuronales artificiales para predecir el trfico VBR en una red ATM. El gran beneficio de este algoritmo de control era que se poda desarrollar un conjunto robusto de descriptores de trfico de una conexin ATM. Ahora bien, se sabe que este conjunto se usa en algunos algoritmos de control de trfico y congestin en los sistemas ATM como el CAC y el UPC [15]. El segundo trabajo presentaba un Conformador de Trfico (Shaper), basado tambin en redes neuronales. Aqu se determina que es posible llevar a cabo un control de la congestin en las redes ATM por medio de un mecanismo de conformacin de trfico. La idea principal de la conformacin de trfico, es bsicamente almacenar el trfico de entrada en los switches ATM y controlar el flujo de celdas de salida. Bsicamente, la velocidad de transmisin de celdas por la red ATM, depende de la ocupacin de las localidades en el buffer de conformacin [16].
2.3.4 Control de Trfico y Congestin en las Redes WATM

El manejo de los recursos de ancho de banda en un sistema WATM se vuelve crtico debido a la escasez de estos y a lo poco confiable que es el medio de transmisin. Por lo tanto, los mecanismos de control de trfico y congestin se vuelven ms indispensables que en los sistemas ATM. Esto implica que deben ser ms eficientes teniendo en cuenta que sus funciones principales son las de optimizar los recursos de la red y observar, controlar y asegurar la QoS. Una clula de radio en una red ATM inalmbrica, corresponde a un multiplexor virtual de ATM con un canal interno de radio [6]. Dentro de este multiplexor, la capa fsica y parte de la capa ATM tienen que ser reemplazadas por una capa fsica inalmbrica, una capa MAC y una capa de Control de Enlace Lgico (LLC de Logic Link Control). Las estrategias de servicio para ofrecer la mejor QoS en las redes ATM se enfocan en dos objetivos principales: evitar el sobreflujo (overflow) de los buffers y controlar los retardos de las celdas ATM. Mientras que en ATM se manejan tasas de transferencia de 155 Mbps, el overflow de los buffers es el aspecto ms importante a cuidar por parte del o los mecanismos de control de trfico y congestin. Por otra parte, en WATM las tasas de transferencia son ms lentas por lo que las garantas de retardos se convierten en el aspecto crtico a controlar. En WATM el control de QoS se analiza de la siguiente manera. Los recursos limitados de los enlaces de transmisin entre los nodos de la red, se comparten entre varias conexiones virtuales. Los nodos de la red (switches y multiplexers), tienen que determinar el orden de transmisin de las celdas que se envan sobre los enlaces. Por consiguiente, se introduce un Planificador de celdas
cenidet
23
ATM (de ATM cells Scheduler), para cada enlace de salida, que controla la multiplexin de celdas mediante el uso de una estrategia de servicio apropiada [6].
2.4 Planificador de WATM

Los algoritmos de planificacin proveen mecanismos para la asignacin de ancho de banda y multiplexin a nivel de paquetes. Las polticas de Control de Admisin y Control de Congestin dependen por completo de las disciplinas especificas de planificacin que se usen [17]. El objetivo de un planificador es optimizar la asignacin de recursos basado en demandas pequeas de VCs y su QoS [6]. Un planificador de celdas ATM en un ambiente inalmbrico est caracterizado mediante la distribucin de los buffers de envo en las terminales y la Estacin Base (BS de Base Station). El planificador ubicado en la estacin base, tiene nicamente informacin limitada acerca del estado de los buffers en las terminales. El objetivo de la estrategia de servicio que utiliza el planificador es el de controlar los retardos de celdas, que incluye, el retardo de celda promedio, la variacin de retardo de celda y el retardo mximo de celda [6]. Por lo general la actividad del planificador se enfoca en el control del retardo mximo de celda ya que, de excederse este, las celdas son generalmente descartadas por la aplicacin receptora. El retardo mximo de celdas depende de la categora de servicio, siendo los servicios CBR y VBR los que presentan lmites muy estrictos en cuanto a su retardo mximo de celda. Las aplicaciones VBR son las nicas que requieren mayor atencin en el sentido de que debe minimizarse al mximo la probabilidad de que se exceda el retardo mximo de las celdas. De la figura 2.4, la estacin base es responsable de planificar la transmisin de paquetes tanto de la estacin base hacia las terminales inalmbricas (enlace descendente de downlink) as como de las terminales inalmbricas hacia la estacin base (enlace ascendente de uplink). Los paquetes del enlace descendente se encolan en la estacin base, por lo tanto la BS tiene el completo conocimiento del estado de las colas de enlace descendente. Para desarrollar el mecanismo de planificacin en el enlace ascendente, la BS se basa en las peticiones que las terminales envan a esta. Ya que el ancho de banda del canal inalmbrico es muy limitado, el mecanismo de planificacin debe ayudar a minimizar las transmisiones de informacin cuando se han presentado errores del enlace, al mismo tiempo que debe maximizar el servicio efectivo entregado y la utilizacin del canal [17]. Por ltimo, el algoritmo de planificacin debe tener un diseo no demasiado complejo, de tal manera que pueda ser ejecutado a alta velocidad para planificar el trfico de multimedia de tiempo real con requerimientos de regulacin de tiempo muy estrictos.
2.4.1 Algoritmo CSDPS

El mecanismo de Planificacin de Paquetes Dependiente del Estado del Canal (CSDPS de Channel State Dependent Packet Scheduling), mostrado en la figura 2.6, es un algoritmo usado
24
cenidet
en redes inalmbricas que ayuda a resolver los problemas que se presentan por la capacidad de movilidad de las terminales inalmbricas y los errores debidos a la caracterstica de rfagas del trfico en la red [18].
M1 M2 M3 Scheduler Transreceptor
M1 M2 M3
Observador de Estado del Enlace
Figura 2.6. Modelo de componentes del Algoritmo CSDPS [18]. En CSDPS cuando un enlace inalmbrico presenta errores provocados por trfico en forma de rfagas, el algoritmo de planificacin aplaza la transmisin de paquetes sobre este enlace. El Observador de Estado del Enlace (LSM de Link Status Monitor), analiza el estado del enlace de todas las terminales inalmbricas. Si el LSM detecta un enlace con errores (cuando la BS no recibe la indicacin de reconocimiento enviado por la terminal inalmbrica), marca las colas de ese enlace. El Scheduler no entrega las colas marcadas y a estas se les quita la marca despus de un tiempo igual a la duracin promedio de error del enlace. El algoritmo CSDPS + CBQ (Encolamiento Basado en la Clase de Servicio de ClassBased Queuing) es una variante del anterior en el que el componente CBQ se usa para tener un mecanismo para compartir el canal inalmbrico de manera justa. Los detalles del funcionamiento terico de este algoritmo estn descritos en [19].
2.4.2 Algoritmos que Usan un Sistema de Referencia Ideal

El algoritmo de Encolamiento Justo Inalmbrico Idealizado (IWFQ de Idealized Wireless Fair Queuing) es un algoritmo de planificacin de paquetes en redes inalmbricas [20]. En este sistema, cada flujo tiene su propia cola. Cuando ningn enlace presenta errores, opera como un algoritmo de Encolamiento Justo Ponderado (WFQ de Weighted Fair Queuing). Cuando un paquete con nmero de secuencia n del flujo i, es etiquetado con un tiempo de inicio de servicio Si,n y un tiempo final fi,n. Los paquetes se almacenan en orden no decreciente en cada cola. El planificador siempre escoge entregar el paquete con el tiempo final ms pequeo. Sin embargo, cuando se presenta un error en el enlace, si el paquete elegido no puede transmitirse, un paquete de las otras colas con el tiempo final ms pequeo que le sigue, ser escogido. Otro algoritmo que utiliza un sistema de referencia ideal, se le conoce como algoritmo de planificacin inalmbrica de Encolamiento de Paquetes Justo Independiente de la Condicin del Canal (CIF-Q de Channel-Condition Independent Packet Fair Queuing) [21]. Una de las contribuciones ms importantes de este algoritmo es que especifica claramente las propiedades que un planificador inalmbrico justo debe tener.
cenidet
25
Comparado con IWFQ, CIF-Q mejora el proceso de planificacin asociando una tasa de compensacin y una tasa de penalizacin con la tasa de servicio asignada a un flujo de informacin, permitiendo la existencia de conexiones que utilizan una tasa de servicio mnima. Sin embargo, tanto IWFQ como CIF-Q, utilizan los tiempos de llegada de los paquetes para generar los tiempos de inicio virtuales para la planificacin de paquetes del enlace ascendente. Lo cual requiere que la BS obtenga de alguna manera la informacin de los tiempos de llegada de los paquetes [17].
2.4.3 Algoritmos que Usan un Servidor de Compensacin Explcito

Existe un algoritmo de Aproximacin Justa Basada en Servidor (SBFA de Server-Based Fair Approach) [22] en el que una parte del ancho de banda inalmbrico, se asigna a algn o algunos servidores de compensacin denominados Servidores de Justicia a Largo Plazo (LTFS de Longterm Fairness Server). Un LTFS es un flujo de datos especial creado para compensar el flujo de informacin de la transmisin de paquetes que ha sido aplazada debido a errores en los enlaces. En este caso, el planificador mantiene dos colas, una cola de paquetes (PQ de packet queue) y una cola de ranuras (SQ de slot queue) para cada flujo. Cuando llega un paquete de un flujo i, es colocado en una PQi y una copia virtual del paquete llamada ranura es colocada en una SQi. Entonces, la poltica de planificacin se aplica a las colas de ranuras. Cuando se elige una ranura se transmitir su paquete de flujo en la cola de paquetes si el enlace no presenta problemas. Para tal caso, la ranura y paquete sern removidos de sus respectivas colas. La descripcin detallada de lo que ocurre cuando se presentan enlaces con errores en el sistema se puede encontrar en [17].
2.4.4 Algoritmos diseados para la capa MAC de WATM

Los algoritmos descritos hasta ahora no han sido diseados para cualquier protocolo MAC especfico. La planificacin de paquetes en WATM debe tomar en cuenta las estructuras de las tramas MAC y las clases de trficos. Por lo tanto, el algoritmo de planificacin, est bastante ligado al protocolo MAC cuyas funciones principales consisten en la asignacin de ranuras de transmisin y el agrupamiento en tramas (frames) de ranuras. El algoritmo de Planificacin Orientada a la Asignacin Regulada y por Prioridades de Retardos (PRADOS de Prioritized Regulated Allocation Delay Oriented Scheduling) est diseado para el protocolo MAC de Esquema de Acceso al Medio basado en Contencin y Reservacin para ATM (MASCARA de Medium Access Scheme based on Contention And Reservation for ATM) [23]. En PRADOS, cada conexin est asociada con un nmero de prioridad de acuerdo a la clase de trfico a la que pertenece (Vese la Tabla 2.2). Entre ms alto es el nmero de prioridad, mayor es la prioridad de la conexin. Tambin se introduce un servicio de fichas (token pool) para cada conexin. El planificador toma en cuenta la prioridad del servicio, las caractersticas de trfico y las constantes de retardo en la asignacin de ranuras.
26
cenidet
No. de Prioridad Clase de Trfico 5 CBR 4 3 2 1 VBR de tiempo real VBR de tiempo no real ABR UBR
Tabla 2.2. Clases de Trfico y Prioridades de Servicio en PRADOS. El planificador, toma un nmero de solicitudes de asignacin de ranuras pendiente. En forma paralela, el planificador determina el nmero de solicitudes para asignacin de ranuras de cada conexin que deben ser entregadas en la trama actual; al mismo tiempo que determina la ubicacin exacta en la trama de las ranuras asignadas [24]. La ventaja principal de PRADOS es que reduce el retardo de celda promedio y la tasa de prdida de celdas tomando en cuenta las constantes de control de tiempo de las celdas; adems de que es capaz de proveer un lmite de retardo para conexiones libres de error. Sin embargo, PRADOS no tiene capacidad para manejar enlaces inalmbricos de capacidad variable [17].
2.4.5 Integracin de los Algoritmos CAC, CC y Planificacin

Ya que el canal inalmbrico tiene un ancho de banda limitado y es altamente variable, el algoritmo de planificacin debe ser soportado por los esquemas apropiados de CAC y de Control de Congestin (CC de Congestion Control). El desempeo del planificador depende en gran medida de estos dos componentes [17].
2.5 Algoritmo de Planificacin y el Protocolo SENU para MAC

En forma general, se puede decir que el planificador central ubicado en la estacin base, tiene como tarea principal determinar el orden de la transmisin de las celdas ATM; en tanto que, el protocolo de Control de Acceso al Medio est encargado de organizar la realizacin del orden de transmisin en el canal de radio.
2.5.1 Protocolo de Control de Acceso al Medio (MAC)

La extensin de la pila de protocolos ATM hacia un segmento inalmbrico, requiere la introduccin de una capa MAC capaz de proveer servicios de conexin confiables a la capa de red y las capas superiores. Los servicios ofrecidos por la capa MAC (deben soportar trfico multiclase), difieren de acuerdo a un conjunto de parmetros de QoS y que son usados por la capa ATM para conocer el perfil de trfico y los requerimientos de QoS de las conexiones activas. Los parmetros que deben ser considerados, al menos para la garantizar la QoS, son el CLR y el CTD.
cenidet
27
Un protocolo MAC es un conjunto de reglas para controlar el acceso al medio de comunicacin inalmbrica compartido entre varios usuarios. Los usuarios, son usuarios activos dentro de la clula con handoffs de clulas vecinas y nuevos usuarios que solicitan acceso a la red [10]. Los esquemas y protocolos de acceso mltiple estn clasificados de acuerdo al mecanismo de asignacin de ancho de banda, el cul puede ser esttico o dinmico [10]. Los esquemas de acceso mltiple se pueden clasificar en tres categoras principales [25]. Las tcnicas de asignacin fija, como el Acceso Mltiple por Divisin de Frecuencia (FDMA de Frecuency Division Multiple Access) y el Acceso Mltiple por Divisin de Tiempo (TDMA de Time Division Multiple Access), son inapropiados para las redes inalmbricas integradas debido a la utilizacin ineficiente del espectro del canal de radio. La tcnica de Acceso Mltiple por Divisin de Cdigo (CDMA de Code Division Multiple Access), presenta algunas ventajas como su retraso de acceso al canal muy reducido (casi cero) y su eficiencia de ancho de banda. Sin embargo presenta limitaciones en cuanto a la tasa de transmisin, problemas de control de potencia y la complejidad de la BS, lo que lo hace inapropiado para las redes inalmbricas integradas. Las tcnicas de asignacin aleatoria, tambin son inapropiadas debido a los retardos tan grandes provocados por el proceso de resolucin de contencin. En la tcnica de asignacin por demanda, se requiere que los usuarios provean informacin explicita o implcita sobre sus necesidades de ancho de banda. Este esquema minimiza el ancho de banda empleado, asignando nicamente el ancho de banda sobre demanda. Los protocolos MAC basados en asignacin por demanda, son los ms apropiados para los requerimientos de las redes inalmbricas integradas [10]. En la figura 2.7, se muestra la configuracin del ancho de banda para el canal inalmbrico cuando se usan tcnicas de asignacin dinmica por demanda. Aqu, el ancho de banda del canal se divide en ranuras de tiempo y se representa por uno o varias tramas (frames) que depende de la tasa del canal y el tipo y tasa de las aplicaciones. Cada trama se divide en dos periodos (canales) conocidos como enlace ascendente (uplink) y enlace descendente (downlink). El uplink es una transmisin desde la terminal inalmbrica hacia la BS, dividido en periodos conocidos como solicitud de acceso (RA de Request Access) y acceso de transmisin de datos (TA de data transmission access).
Figura 2.7 Configuracin del ancho de banda del canal para asignacin por demanda [10].
28
cenidet
El downlink es una transmisin desde la BS hacia la terminal inalmbrica. Se divide en periodos nombrados como reconocimiento (ACK de acknowlegement) y datos descendentes (DD de data downstream). El protocolo MAC est relacionado con varios servicios de manejo de red que pueden catalogarse como: el manejo de llamadas, el manejo de recursos de radio y el manejo de movilidad. El protocolo MAC tiene un impacto importante en el manejo de servicio, la capacidad de la red y la complejidad de la terminal remota.
2.5.2 Protocolo MAC de Sondeo Exhaustivo no Uniforme (SENU)

Se han considerado diferentes esquemas de acceso mltiple para WATM [9 12, 23] y este trabajo est realizado basado en un protocolo conocido como protocolo MAC de Sondeo Exhaustivo no Uniforme (SENU) [11]. Este protocolo fue establecido para mejorar las caractersticas de su antecesor el protocolo por sondeo exhaustivo, mediante la combinacin de las caractersticas del protocolo por sondeo no uniforme. La razn del nuevo protocolo propuesto es la siguiente: El trfico de tiempo real (RTT) tiene un requerimiento de retardo. Si la celda no es entregada dentro de ese lmite de retardo ser descartada. Los nodos con RTT pueden ser de tipo CBR o VBR (por variaciones en la taza de bit) El trfico de tiempo no real (NRTT) es ms tolerable al retardo, pero a menudo requiere de una tasa de prdida de celdas ms rigurosa. Bajo los requerimientos anteriores, es claro que el protocolo por sondeo exhaustivo debe ser modificado para sondear cada nodo tan frecuentemente como sus parmetros de retardo lo requieran, lo que significa que el sondeo a los nodos con RTT ser ms continuo que el de los nodos con NRTT. El formato de trama del protocolo SENU se muestra en la figura 2.8. Debido a que solo existe un canal de radio cuyo ancho de banda es el que se debe repartir entre los nodos de la picoclula, el ancho de banda del canal es manejado por la BS en forma de tramas, las cuales estn formadas por N ranuras de tiempo, donde a cada nodo e incluso a la BS les es asignado un cierto nmero variable de dichas ranuras para poder realizar su transmisin. El protocolo MAC debe asegurar la coordinacin entre los nodos para distribuir eficientemente los escasos recursos de ancho de banda y simultneamente tomar en cuenta los requerimientos de QoS. La eficiencia de utilizacin de enlace [11]se refiere a la fraccin de tiempo en que peticiones de informacin y sus contestaciones correspondientes (informacin til), est siendo transmitida por el canal inalmbrico. Para el protocolo de Sondeo Exhaustivo no Uniforme el aprovechamiento del trfico VBR, permite estimular a los nodos a transmitir su informacin. Adems, un nodo puede hacer ms de una peticin por trama. El estudio realizado en [11] determin que este protocolo presenta una mejora respecto a su antecesor al disminuir hasta un 7.61% el retardo promedio y una ganancia de hasta 9.84% en el nmero de nodos admitidos (N) mientras se presenta una degradacin del 0.23% de utilizacin del enlace. La figura 2.9 muestra un ejemplo de la eficiencia de utilizacin del canal.
cenidet
29
Figura 2.9. Protocolo MAC por Sondeo Exhaustivo no Uniforme [11].
Velocidad del enlace 2 Mbps 5 Mbps 10 Mbps
Eficiencia de Utilizacin del Enlace ( % ) en = 1 N=5 N = 10 N = 20 21.72 43.45 86.91 8.69 17.38 34.76 4.34 8.69 17.38
Figura 2.7. Eficiencia de Utilizacin del enlace. En conlusin, se consider para este trabajo de investigacin, el protocolo MAC SENU [11] y se justific la utilizacin de un Planificador de trfico, soportado por los esquemas de CAC y CC junto con la prediccin y la conformacin de trfico. Estos temas se tratarn en los siguientes captulos.
30
cenidet
2.6 Referencias
[1] [2] [3] [4] ATM Forum Technical Committee, BISDN Inter Carrier Interface (B-ICI) Specification, The ATM Forum, Version 2.0 (Integrated), December, 1995. Tanenbaum, Andrew, Redes de Computadoras, Tercera Edicin, Mxico, Prentice Hall, 1997), pp. 146-154. ATM Forum Technical Committee, ATM User-Network Interface Specification, The ATM Forum, Version 3.1, September, 1994. Orhan Cagri Imer [et al], Available Bit Rate Congestion Control in ATM Networks: Developing Explicit Rate Control Algorithms, IEEE Control Systems Magazine, February 2001, pp. 38 56. ATM Forum Technical Committee, Traffic Management Specification, The ATM Forum, Version 4.1, March, 1999. Kist, Holger; Petras, Dietmar, Service Strategy for VBR Services at an ATM Air Interface, EPMCC97, The Second European Personal Mobile Communications Conference, September, 1997. Biswas, S. K. [et al], User Parameter Control Base Bandwidth Allocation for VBR Video in Wireless ATM Links, NEC USA Inc. C&C Research Laboratories, 1997. Mikkonen, Jouni, Wireless ATM Overview, Nokia Mobile Phones, Finland, 1995. Borgnovo, Flaminio [et al], MAC for WATM air Interface: Impact of error control schemes on protocol design, Dipartimento di Electronica e Informazione, Politcnico di Milano, Italy, 1999. Kubbar, Osama [et al], Multiple Access Protocols For Wireless ATM: Problems Definition and Design Objectives, IEEE Communications Magazine, November 1997. Romero Aguirre, Eduardo, Anlisis de la Asignacin Dinmica de Ancho de Banda para Transmisin eficiente de video en redes ATM Inalmbricas. Tesis de Maestra, CENIDET, 1999. pp. 113 114. Sobirk, Daniel, An overview of proposed MAC algorithms for wireless ATM, Dept. of Communication Systems, Lund University, Sweden, 1998. Black, Uiless, ATM: Foundation for Broadband Networks, Prentice Hall, USA, 1a. Edicin. 1996. De Prycker, Martin, Asynchronous Transfer Mode: Solution for Broadband ISDN, Third Edition, Belgium, Prentice Hall, 1995.
[5] [6]
[7] [8] [9]
[10] [11]
[12] [13] [14]
cenidet
31
[15] [16] [17] [18] [19] Wieslaw Lobejko, VBR Traffic Prediction in ATM System, Military Communication Institute, Zergze, Poland, 1997. Marek Bromirski, ATM Traffic Shaper with Neural Control, Military Communication Institute, Zergze, Poland, 1997. Cao, Yazin [et al], Scheduling Algorithms in Broad-Band Wireless Networks, IEEE Proceedings of the IEEE, Vol. 89, No. 1, January 2001. Bhagwat, P. [et al], Enhancing throughput over wireless LANs using channel state dependent packet scheduling in proc. INFOCOM96, Mar. 1996. Fragouli C. [et al], Controlled multimedia wireless link sharing via enhanced class-based queuing with channel-state dependent packet scheduling, In Proc. INFOCOM98, Vol. 2, March, 1998. Lu, S. [et al], Fair scheduling in wireless packet networks, IEEE/ACM Trans. Networking, vol. 7, no. 4, 1999. Eugene, T. S. [et al], Packet fair queuing algorithms for wireless networks with locationdependent errors, In Proc. INFOCOM98, March, 1998. Ramanathan P. [et al], Adapting packet fair queuing algorithms to wireless networks, In ACM/IEEE MOBICOM98, Dallas TX. Bauchot, Frdric, [et al], MASCARA, a MAC Protocol for Wireless ATM, ACTS Project, The Magic WAND, 1999. Passas, N. [et al], Traffic scheduling in wireless ATM networks, In Proc. IEEE ATM Workshop, 1997. Petras,Dietmar, Medium Access Control Protocol for wireless, transparent ATM access, Aachen Univ. of Technology (RWTH), 1996
[20] [21] [22] [23] [24] [25]
32
cenidet
Captulo
Diseo del Planificador de WATM

3.1 Introduccin
Al final de este captulo se presenta el modelo del planificador diseado en este trabajo de investigacin. Para ello, se requiere del entendimiento de los mecanismos de control de trfico y congestin que se han considerado y su relacin con el planificador. Se ha establecido que este trabajo, nicamente cubre el anlisis del comportamiento del sistema WATM, cuando estn presentes los trficos VBR y ABR. Por ello, se describen los modelos que rigen estos dos tipos de trfico ATM. Adems, ya que el uso de redes neuronales es parte fundamental del planificador de trfico, en la seccin 3.4 se hace un anlisis sobre el funcionamiento de las rede neuronales feedforward (retroalimentadas) y principalmente la red neuronal Backpropagation (de retropropagacin). Como se analiz en el Captulo 2, el planificador ubicado en la Estacin Base (BS), determina el orden de transmisin de las celdas ATM a travs de los enlaces ascendente y descendente [1]. Adems, el canal inalmbrico tiene un ancho de banda limitado y es altamente variable, por lo tanto el algoritmo de planificacin debe ser soportado por los esquemas apropiados de control de trfico y congestin. Lo que significa que el desempeo del planificador depende en gran medida de estos procedimientos [2].

3.2 Control de Trfico y Congestin y el Planificador de WATM
En la especificacin de manejo de trfico del ATM Forum [3], est definido el siguiente conjunto de funciones de control de trfico y congestin: Control de Admisin de Conexiones (CAC de Connection Admission Control). Control de Parmetros de Uso (UPC de Usage Parameter Control). Descartar Celdas Selectivamente (de Selective Cell Discard). Conformacin de Trfico (de Traffic Shaping). Indicacin Explcita de Congestin hacia delante (de Explicit Forward Congestion Indication). Manejo de Recursos con el uso de trayectorias virtuales (de Resource Management using Virtual Paths). Descartar Tramas (de Frame Discard). Control Genrico de Flujo (de Generic Flow Control ). Control de Flujo ABR (de ABR Flow Control
Las funciones de descartar celdas selectivamente y la de indicacin explcita de congestin hacia delante se consideran como funciones tanto para el control de trfico como para el control de congestin. El control de flujo ABR es un procedimiento de control de congestin. Las redes ATM pueden desarrollar una funcin o una combinacin de estas funciones a fin de lograr los objetivos de QoS de las conexiones establecidas. El diseo del planificador est completamente relacionado con el procedimiento de control de admisin de conexin ya que de este depende el uso eficiente que se haga de los recursos de la red. El procedimiento de conformacin de trfico tambin puede influir en el desempeo del algoritmo de planificacin, ya que su principal objetivo es el de alterar las caractersticas de trfico de un flujo de celdas para lograr una mejor eficiencia de la red [3]. Para el control de congestin, el control de flujo ABR es una solucin adecuada, ya que las fuentes ABR pueden ajustar la tasa de celdas a la que transmiten, al nivel de servicio disponible en el momento de presentarse una congestin en la red.
3.2.1 Control de Admisin de Conexiones (CAC)

Ya se defini al CAC como el conjunto de acciones tomadas durante el establecimiento de una conexin para determinar si se acepta o no una solicitud de conexin de circuito virtual (VC de virtual circuit) o trayectoria virtual (VP de virtual path). Una solicitud de conexin es aceptada solamente si estn disponibles los recursos suficientes para establecer la conexin a travs de la red y la QoS requerida, adems de mantener los requerimientos de QoS de las conexiones ya establecidas [4]. El procedimiento CAC debe tener conocimiento de los valores de los parmetros del descriptor de trfico fuente. Tales parmetros pueden ser la tasa pico de celdas (PCR), la tasa
34
cenidet
sostenible de celdas (SCR), la tolerancia al trfico en forma de rfagas y estos pueden variar entre conexiones. Tambin debe conocer la clase de QoS solicitada, el valor de la tolerancia a la variacin del retardo de celdas (CDV Tolerance) y la definicin de conformidad solicitada. La figura 3.1 muestra grficamente el procedimiento CAC [5] Una vez que el control de admisin de conexin analiza el contrato de trfico, determina si la solicitud de conexin se acepta o no en la red. Adems, tiene la tarea de determinar que parmetros se requieren para el control de parmetros de uso de acuerdo a la especificacin del contrato de trfico. Tambin se determina la asignacin de recursos de la red y el enrutamiento de la conexin. Cuando se desarrolla el procedimiento CAC, se puede usar informacin adicional como la carga medida de la red. Esto permite lograr una mayor utilizacin de la red mientras se cumplan con los objetivos de desempeo de la red.
Usuario n
Nodo de la Red
RED
Se examina el contrato de trfico

Contrato de Trfico para el Usuario n: Descriptor de Trfico fuente QoS solicitada Valor de la Tolerancia de CDV Definicin de Conformidad solicitada
Se decide: Se acepta o no la conexin Se determinan los parmetros necesarios para el procedmiento UPC Se determina la asignacin de recursos de la red y el enrutamiento de la conexin.
Figura 3.1. Procedimiento de Control de Admisin de Conexin (CAC) [5].
3.2.2 Control de Parmetros de Uso

Cuando una solicitud de conexin es aceptada, la red reserva una cierta cantidad de recursos para esta conexin. Entonces, esta sesin es observada por la red. Esta operacin se le conoce como Control de Parmetros de Uso (UPC de Usage Parameter Control) [5] y su objetivo principal es controlar el trfico en la red. El procedimiento UPC, mantiene la integridad de la red asegurndose de que nicamente los VPI y VCI validos estn ingresando a la red; figura 3.2. El procedimiento UPC debe tener ciertas caractersticas deseables. La habilidad para detectar trfico fuera del establecido en el contrato de trfico. La habilidad para variar los parmetros evaluados. Una rpida respuesta al detectar usuarios que violan sus contratos de trfico. Mantener
cenidet
35

las operaciones de los usuarios que no cumplen con lo establecido en forma transparente de aquellos que si lo cumplen.
3.2.3 Control de Flujo ABR

En el control de congestin basado en el control de flujo ABR, se envan mensajes explcitos de control de tasa desde nodos intermedios a las fuentes usando celdas especiales, denominadas celdas de manejo de recursos (RM cells de Resource Management cells), como se muestra en la figura 3.3. El objetivo de este mecanismo es compartir justamente el ancho de banda sobrante entre las fuentes ABR mientras se asegura que los enlaces en toda la red son usados completamente [6]. En una red conformada por varios nodos (switches), uno de sus elementos (switch) presenta condiciones de congestionamiento (cuello de botella) si la tasa de celdas ABR en cualquiera de sus puertos de salida es ms grande que la tasa disponible para enviar las celdas.
Usuario n
Nodo de la Red
RED
Se examina el contrato de trfico

Contrato de Trfico para el Usuario n: Descriptor de Trfico fuente QoS solicitada Valor del CDV Definicin de Conformidad solicitada
Se Revisa: La validez del VPI y el VCI. VPI asociado con el VCC activo. El trfico cumple con el contrato de trfico.
Figura 3.2 Procedimiento de Control de Parmetros de Uso (UPC) [5] El mecanismo de control por realimentacin, se denomina mecanismo de ajuste de tasa y aqu, el nodo mide la tasa disponible promedio para las fuentes en intervalos peridicos y simplemente divide una fraccin de esta capacidad igualmente entre varios usuarios [7]. La ventaja principal de este esquema es su simplicidad, pero es difcil de controlar la longitud de la cola para evitar el desbordamiento de los buffers . El objetivo principal del control ABR, es proveer la misma QoS para todas las fuentes ABR con un CLR mnimo y una utilizacin mxima de los recursos de la red. Estos objetivos pueden ser logrados, regulando la longitud de las colas en los switches en los valores deseables. El ancho de banda de un enlace dado est determinado por la siguiente expresin:
36
cenidet
r N M
3.1
Donde es la tasa de servicio disponible para las fuentes ABR en un switch en particular, N es el nmero de sesiones activas en el switch, r es la tasa total de las conexiones que estn en un cuello de botella y M es el nmero de conexiones.
Fuente
Switch
Destino
Celda de Datos Celda RM
Figura 3.3 Modelo de manejo de trfico ABR [6].
3.2.4 Conformacin de Trfico

Usada en un switch ATM, la conformacin de trfico es un mecanismo que altera las caractersticas de trfico de un flujo de celdas en una conexin de canal virtual (VCC de Virtual Channel Connection) o en una conexin de trayectoria virtual (VPC de Virtual Path Connection), para lograr una modificacin deseada de esas caractersticas de trfico [3, 4]. La conformacin de trfico, debe mantener la secuencia de las celdas, integra, en la conexin. Ejemplos claros de mecanismos de conformacin de trfico son la reduccin de la tasa pico de celdas, PCR, la limitacin de la longitud del burst (rfaga) y la reduccin del acercamiento entre celdas debido a la variacin del retardo de celda, CDV, espaciando adecuadamente dichas celdas. La conformacin de trfico es una funcin opcional. En la especificacin de Manejo de Trfico del ATM Forum no est definido ningn algoritmo para el mecanismo de conformacin de trfico [3,5]. No es sencillo construir un sistema de control de trfico eficiente, debido a la diversidad de las caractersticas de trfico multimedios en forma de rfagas. La caracterstica de rfagas del trfico, se mide por la razn entre la PCR y la tasa de bit promedio. En ocasiones puede caracterizarse por la longitud promedio de rfaga y tambin puede ser medido por la relacin entre los tiempos de llegada de celda promedios y la variacin de estos tiempos de llegada (cell jitter ratio). Los espaciadores de celdas (conformadores), son medios para modificar el trfico de celdas en forma de rfagas, reteniendo ste en buffers y despachndolo a una tasa menor.
cenidet
37

3.2.4.1 Conformacin de Trfico usando Redes Neuronales
Se han hecho diferentes trabajos para desarrollar mecanismos para la conformacin de trfico. Uno de ellos, descrito brevemente en el Captulo 1, propone el uso de redes neuronales, como base de un Monitor de Longitud de Cola Neuronal (NQLM de Neural Queue Length Monitor) del buffer de entrada que forma parte del conformador de trfico. La figura 3.4 muestra un conformador de trfico basado en redes neuronales [8].
En la conformacin de trfico, la idea principal es almacenar el trfico de entrada en los switches ATM y controlar el flujo de celdas de salida, es decir, la velocidad de transmisin de celdas por la red ATM, depende de la ocupacin de las localidades en el buffer de conformacin. El objetivo de la conformacin es evitar la prdida de celdas, por lo que la velocidad de salida de las celdas est sujeta a la velocidad pico de entrada de celdas al buffer. La tasa de las velocidades de entrada y salida est en funcin de la ocupacin del buffer B.
Buffer
Fuente de trfico .......... NQLM
SW
En tiempo de salida
AI
Al: Lneas Adicionales de Informacin SW: Switch
.......... Unidad Temporizadora
Figura 3.4. Diagrama a Bloques de un Conformador de Trfico por Control Neuronal [8]. La conformacin de trfico, permite mejorar la utilizacin de la red, ya que permite la suavizacin del trfico que entra a la red ATM. Mientras menos caractersticas de rfagas presente el trfico entrante a la red ATM, ms fcil ser proveer la QoS y ser mejor la utilizacin de los recursos de la red [9]. Sin embargo, se debe tener cuidado al disear el mecanismo de conformacin, ya que se puede agregar un retardo adicional a las celdas ATM en los conformadores, lo cual debe ser tomado en cuenta. El beneficio de la conformacin de trfico, generalmente depende de la carga de la red, el nmero de nodos a lo largo de la conexin, el tipo de trfico y los requerimientos de QoS.
38
cenidet
3.3 Modelos de Trfico VBR y ABR

Los trficos CBR y VBR consisten de perodos on (activo) y off (apagado) que se alternan. La longitud de cada periodo on y off son exponencialmente distribuidos con duraciones promedio para
v las fuentes VBR de to y t sv . La duracin de una trama se denota como T.
3.3.1 Modelo de Trfico de una Fuente VBR

Para las fuentes VBR, un sistema puede ser diseado para no generar paquetes de informacin cuando la fuente est inactiva. Cuando la fuente est activa, genera paquetes de informacin y el nmero de paquetes es variable, donde qiv es la probabilidad de generar i paquetes en una trama. El nmero de paquetes mximo que una fuente VBR puede generar en una trama est determinado por pv. Existe al menos un paquete generado en cada trama cuando la fuente est activa. Una fuente puede estar en tres estados distintos: El estado inactivo (SS), el estado de reservacin (RS) y el estado de contencin (CS) [10]. En la figura 3.5 puede verse el modelo de trfico de una fuente VBR.
Figura 3.5. Modelo de Trfico de una Fuente VBR.

v v En la figura 3.5, q s es la probabilidad que un perodo activo termina en una trama. q a , es la v probabilidad que un perodo activo de una fuente VBR se genera en una trama. Y PCR es la
probabilidad que una fuente VBR obtiene una reservacin en una trama. La probabilidad de que una fuente VBR regrese al estado inactivo, antes de obtener una reservacin es cero. Entonces:
T v q a = 1 exp v t s T q sv = 1 exp v t o
3.2
3.3
cenidet
39

v Fuente VBR
v CR
depende de los parmetros del sistema.
3.3.2 Modelo de Trfico de una Fuente ABR

Cada fuente ABR puede estar en el estado thinking (TH) o en el estado backlogged (BK). Cuando no se genera ningn paquete, la fuente est en el estado TH. Cuando un paquete es generado, la fuente entra en el estado BK inmediatamente y ningn otro paquete se genera hasta que el actual se transmite completamente [10]; Figura 3.6.
Figura 3.6. Modelo de Trfico de una Fuente ABR. Po se define como la tasa de generacin de paquetes de la fuente ABR en trminos de paquetes/trama/fuente ABR y Psucc en la probabilidad de una transmisin exitosa. En la figura 3.3 de la seccin 3.2.3, una fuente ABR genera celdas RM cada Nrm celdas de datos (generalmente 32 celdas). Estas celdas viajan a lo largo de la misma trayectoria que las celdas de datos pero son tratadas de manera distinta por los switches. Un switch puede insertar informacin de control directamente sobre el campo de tasa explcita (ER, explicit rate) de las celdas RM o bien hacer una indicacin binaria de congestin a travs del bit de indicacin de congestin (CI de Congestion Indication) o de no incremento (NI de no increase) de las celdas RM. El switch tambin puede informar a la fuente acerca de una congestin mediante el bit de indicacin explcita hacia delante de congestin (EFCI de explicit forward congestion indication), ubicado en el encabezado de la celda de datos y dejar a la terminal receptora informar a la fuente de la congestin por medio del bit CI de las celdas RM [6]. Cuando la fuente ABR recibe las celdas RM de regreso, toma una accin dependiendo del estado de los bits CI, NI y el campo ER. Cuando no existe congestin, los bits CI y NI no fueron ajustados por el switch, la tasa ACR puede ser incrementada mediante el factor de incremento de tasa (RIF de rate increase factor). Sin embargo la ACR no puede ser incrementada arriba de la tasa explicita especificada en el campo ER. Cuando una fuente recibe una celda RM con el bit CI activado, reduce su ACR sin reducirla debajo de la MCR usando un factor de disminucin de tasa (RDF de rate decrease factor). La
40
cenidet
fuente ABR reducir su tasa de celdas al mnimo de ACR y ER si el bit NI es el nico que est activado en la celda RM.
3.4 Redes Neuronales en el Planificador de WATM

Una de las tareas asignadas al planificador de trfico, es la determinacin del orden de transmisin de las celdas ATM a travs de los enlaces ascendente y descendente. La velocidad de transmisin depende del ancho de banda disponible en el enlace. El trabajo de prediccin de trfico VBR [11] se orient al desarrollo de un conjunto de descriptores de trfico robusto. Este conjunto de descriptores, como ya se describi anteriormente, se requiere en los algoritmos de Control de Parmetros de Uso, Control de Admisin de Conexiones y Control de Congestin. El entrenamiento de la red neuronal utilizada en este trabajo para la prediccin de trfico VBR se hizo a travs del algoritmo de entrenamiento Backpropagation el cul se describe a continuacin.
3.4.1 El Modelo Backpropagation

Son muchas las aplicaciones que resultan difciles de realizar por mtodos convencionales [12], porque hay muchos problemas cuya resolucin no es adecuada mediante procesos secuenciales. Las aplicaciones que deben realizar complejas traducciones de datos y sin embargo no poseen una funcin de correspondencia predefinida que describa el proceso de traduccin, o aquellas que deben proporcionar una mejor aproximacin como salida cuando se les presentan datos de entrada con ruido, son slo dos ejemplos de problemas de este tipo. Una red que ha resultado til para atacar problemas que requieren el reconocimiento de tramas complejas y la realizacin de funciones de correspondencia no triviales, es la Red de Retropropagacin (BPN de Backpropagation Network). Esta red est diseada para que funcione como red multicapa, con propagacin hacia adelante, empleando el modo supervisado de aprendizaje. El modelo Backpropagation se describe en trminos de la arquitectura de la red neuronal que lo desarrolla. La arquitectura o topologa de una red neuronal, es el patrn de nodos e interconexiones junto con otros elementos como direcciones de flujo de datos y funciones de activacin de nodos. La arquitectura representa las especificaciones necesarias que se proveen para el desarrollo de una red neuronal [13]. En un modelo backpropagation sencillo de tres capas, como el de la figura 3.7, cada nodo neuronal (o neurona) est representado por un crculo y cada interconexin, con su peso asociado, por una flecha. Los nodos neuronales etiquetados con la letra b se le conocen como nodos neuronales bias. Los atributos de los nodos neuronales individuales, estn representados por letras minsculas con subndices. La letra i denota una entrada, la letra o una salida, la letra w un peso de entrada y la letra n el nmero de nodos en una capa. Los subndices i, j y l denotan si una capa es de entrada, oculta o de salida respectivamente. Un vector de entrada o vector de salida, representado por letras minsculas en negritas, contiene todas las entradas y salidas individuales
cenidet
41

respectivamente. Un vector patrn es la combinacin de un vector de entrada y un vector de salida y se representa por la letra minscula en negrita p.
b
Conexiones (pesos)
Conexiones (pesos) salida 1 salida 2
entrada 1 entrada 2
entrada ni
. . .
ni
. . .
nj
. . .
nl
salida n l
Capa de entrada
Capa oculta
Capa de Salida
Figura 3.7. Estructura de la red Backpropagation. Existen patrones de entrenamiento pr y patrones de prueba ps. Los pesos de conexin requieren dos subndices para representar las capas de inicio y fin de conexin, wab, esto es, a es el subndice que representa la capa final de la conexin y b el subndice que representa la capa inicial de la conexin. Una matriz de pesos se representa por una letra mayscula en negritas, generalmente como Wji. El conjunto de entradas se presenta a la red en forma simultanea. Las entradas pueden ser un conjunto de datos, de parmetros o algn patrn sencillo de algn tipo. El nmero de entradas depende fuertemente del tipo de problema que se est resolviendo y la manera en que los datos son presentados. Cada entrada puede tomar cualquier valor entre cero y uno. Los nodos de entrada simplemente distribuyen la seal a travs de las mltiples trayectorias a los nodos neuronales de la capa oculta. La salida de cada nodo neuronal de la capa de entrada es igual a la entrada, es decir, en un rango entre cero y uno. Existe un peso asociado a cada conexin a un nodo neuronal de la capa oculta. Cada nodo de la capa de entrada est conectado a cada nodo de la capa oculta. La red backpropagation es una red feedforward (prealimentada) debido al hecho de que cada conexin va de izquierda a derecha. Las redes feedforward a menudo tienen una o ms capas ocultas de neuronas con funciones de transferencia de tipo sigmoid, figura 3.8, seguidas de una capa de salida de neuronas lineales. Capas mltiples de neuronas con funciones no lineales, permiten a la red aprender relaciones lineales y no lineales entre vectores de entrada y salida. La seal presentada a una neurona de la capa oculta, debida a una conexin sencilla, es solamente el valor de salida de la neurona de entrada multiplicado por el valor del peso de conexin. La entrada neta a una neurona oculta, se calcula como la suma de los valores de todas las conexiones que llegan a la neurona. Tambin est incluida la entrada a la neurona, proveniente del valor de la neurona bias multiplicado por el peso de la conexin, el cual es tratado como una salida de uno en todo momento.
42
cenidet
i j = w ji oi
i
3.4
La salida de una neurona oculta como una funcin de su entrada neta, se obtiene haciendo uso de la funcin sigmoid, mostrada en la ecuacin 3.5. Pueden usarse otras funciones de transferencia siempre que sean continuas y que posean una derivada en todos los puntos.
oj =
1 1 + exp( i j )
Salida de la neurona
3.5
1.0
0.5
Entrada neta
Figura 3.8. Funcin de transferencia sigmoid usada en la red Backpropagation. La cantidad de neuronas en la capa oculta puede variar ampliamente de acuerdo a la aplicacin y alberga una relacin del nmero de factores estadsticamente significativos que existen en los datos de entrada. Un nmero inicial en nmero de neuronas se puede obtener tomando la raz cuadrada del nmero de neuronas de entrada ms el nmero de neuronas de salida, agregando unas cuantas ms. Es claro que el nmero de neuronas de la capa oculta, es el parmetro que ms se modifica en el diseo de una red Backpropagation para entrenarla satisfactoriamente. La entrada neta para cada neurona de la capa de salida, se calcula de igual manera que en la ecuacin 3.4, en este caso:
il = wlj o j
j
3.6
y la salida de cada neurona de la capa de salida se obtiene usando:
ol =
1 1 + exp( il )
3.7
Durante los clculos feedforward, se desarrollan dos operaciones matemticas por cada neurona y el estado de la salida, o activacin, se obtiene como resultado. La funcin sigmoid,
cenidet
43

(tambin llamada squashing), puede verse como un amplificador analgico electrnico, la ganancia del amplificador es anloga a la razn de cambio (pendiente) en la salida para un cambio dado en la entrada. La figura 3.9 muestra la arquitectura de una red neuronal Backpropagation, tal y como se representa en el ambiente de Matlab. En este caso, la capa oculta utiliza una funcin de transferencia tansig mientras que la capa de salida utiliza una funcin de transferencia purelin, ambas funciones soportadas por Matlab.
Figura 3.9. Arquitectura de una red Backpropagation en Matlab.
3.4.2 Funcionamiento General de una BPN

La red backpropagation aprende un conjunto predefinido de pares de entradas y salidas dados como ejemplo, empleando un ciclo propagacin-adaptacin de dos fases. Una vez que se ha aplicado una trama de entrada como estmulo para la primera capa de neuronas de la red, sta se va propagando a travs de todas las capas superiores hasta generar una salida. La seal de salida se compara entonces con la salida deseada y se calcula una seal de error para cada neurona de salida. Las seales de error se transmiten hacia atrs, partiendo de la capa de salida, hacia todos los nodos de la capa intermedia que contribuyan directamente a la salida. Sin embargo, las neuronas de la capa intermedia slo reciben una fraccin de la seal total de error, basndose aproximadamente en la contribucin relativa que haya aportado la neurona a la salida original. Este proceso se repite, capa por capa, hasta que todos los nodos de la red hayan recibido una seal de error que describa su contribucin relativa al error total. Basndose en la seal de error percibida, se actualizan los pesos de conexin de cada neurona para hacer que la red converja hacia un estado que permita codificar todas las tramas de entrenamiento. La importancia de este proceso consiste en que, a medida que se entrena la red, los nodos de las capas intermedias se organizan a s mismos, de tal modo que los distintos nodos aprenden a reconocer distintas caractersticas del espacio total de entradas. Despus del entrenamiento, cuando se les presente una trama arbitraria de entrada que contenga ruido o que est incompleta, las neuronas de las capas ocultas de la red respondern con una salida activa, si la nueva entrada contiene una trama que se asemeje a aquella caracterstica que las neuronas individuales hayan aprendido a reconocer durante su entrenamiento. Y a la inversa, las neuronas de las capas ocultas
44
cenidet
tienen una tendencia a inhibir sus salidas si la trama de entrada no contiene la caracterstica para reconocer con la cual han sido entrenadas. A medida que las seales se propagan a travs de las diferentes capas de la red, la trama de actividad que est presente en todas las capas superiores se puede ver como una trama con caractersticas que son reconocidas por las neuronas de la capa subsiguiente. La trama de salida que se genera se puede ver como un mapa de caractersticas que ofrece una indicacin de la presencia o ausencia de muchas combinaciones distintas de caractersticas dentro de la entrada. El resultado global de este comportamiento es que la red backpropagation constituye un medio eficiente para permitir a un sistema de computadores examinar tramas de datos que puede ser ruidosas, o estar incompletas, y reconocer tramas tiles a partir de entradas parciales. Se puede llegar a la hiptesis consistente en que todas las neuronas de capas ocultas de una red backpropagation son asociadas de alguna manera a caractersticas especficas de la trama de entrada como consecuencia del entrenamiento [12]. Lo importante es que la red ha encontrado una representacin interna que le permite generar las salidas deseadas cuando se le dan las entradas de entrenamiento. Esta misma representacin interna se puede aplicar a entradas que no fueran utilizadas durante el entrenamiento. La red backpropagation clasificar estas entradas que no haba visto hasta el momento segn las caractersticas que compartan con los ejemplos de entrenamiento.
3.5 El Neuroplanificador de WATM

Con lo expuesto hasta ahora, ya es posible definir los elementos que integran un planificador de WATM. Se han definido las tareas bsicas del planificador de trfico, la relacin que existe entre este y los mecanismos de control y conformacin de trfico y control de congestin. Este trabajo de investigacin est enfocado al anlisis de trfico VBR y ABR; el primero, como se ha descrito anteriormente, debido a su tasa de celdas variable en el tiempo y el segundo, debido a su capacidad de realimentacin de condiciones de congestionamiento. Se han analizado dos modelos bsicos para este tipo de trfico, en la medida de comprender el funcionamiento del simulador de trfico ATM que se presenta en el captulo 4 y entender su relacin con el planificador de trfico. Se ha optado por la prediccin de trfico y para ello se ha determinado la utilizacin de las redes neuronales, esto, basado en trabajos anteriores sobre prediccin de trfico VBR en redes ATM [11]. La importancia aqu de las redes neuronales recae en que, mientras mayor sea la anticipacin del estado de la red que pueda hacer el planificador de trfico, mayor ser la eficiencia de los mecanismos de control de trfico y congestin como el CAC, el UPC y el control de flujo ABR, as como la eficiencia del planificador para encolar apropiadamente las celdas ATM.
3.5.1 La Estacin Base

El planificador de trfico de un sistema WATM, es una entidad perteneciente a la estacin base. La estacin base es la responsable de proporcionar al planificador de trfico, la informacin necesaria sobre el estado de los enlaces ascendente y descendente para que el planificador sea capaz de determinar la accin a tomar en caso de un posible congestionamiento de la red y la distribucin de las celdas ATM.
cenidet
45

La estacin base es la extensin natural de ATM para las conexiones inalmbricas. Las terminales inalmbricas se comunican nicamente con la estacin base y sta a su vez a la red ATM a travs de un switch ATM [14]. La arquitectura de un sistema inalmbrico bsico est compuesta de algunas estaciones base. La extensin de los protocolos ATM convencionales al medio inalmbrico requiere tomar en cuenta la poca confiabilidad del medio, el acceso mltiple de los usuarios inalmbricos a los recursos comunes de radio y las caractersticas de movilidad de las terminales inalmbricas [15]. Todo el trfico generado por las aplicaciones inalmbricas llega a la estacin base a travs de la conexin de red WATM; figura 3.10. De igual manera, todo el trfico de informacin que va hacia las aplicaciones inalmbricas sale de este punto de conexin. Varis trabajos de investigacin [16 19], han considerado diferentes velocidades para el canal inalmbrico, sin embargo, se ha demostrado que una velocidad factible con los recursos que actualmente se cuentan puede ser de 25 Mbps en la frecuencia de los 5 GHz.
Debido a que solo existe un canal de radio cuyo ancho de banda es el que se debe repartir entre los nodos inalmbricos de la picoclula, el ancho de banda del canal es manejado por la BS en forma de tramas, las cuales estn formadas por N ranuras de tiempo, donde a cada nodo e incluso a la BS les es asignado un cierto nmero de dichas ranuras para poder realizar su transmisin. El protocolo MAC debe asegurar la coordinacin entre los nodos para distribuir eficientemente los escasos recursos de ancho de banda y simultneamente tomar en cuenta los requerimientos de QoS. La eficiencia de utilizacin de enlace se refiere a la fraccin de tiempo en que peticiones de informacin y sus contestaciones correspondientes (informacin til), est siendo transmitida por el canal inalmbrico. De esta manera y como se describi en el Captulo 2, el diseo del planificador de WATM se ha realizado considerando que en la Estacin Base, el protocolo MAC que est operando es el protocolo de Sondeo Exhaustivo no Uniforme (SENU) [20].
El switch ATM recibe por un lado la informacin de las aplicaciones inalmbricas mientras que por el otro lado de la conexin, recibe la informacin proveniente de la red ATM con una taza de bits mxima de 155 Mbps. Finalmente la distribuye hacia la red ATM misma o bien hacia el sistema WATM. El neuroplanificador recibe la informacin proveniente del switch ATM, es decir, las celdas ATM, para aplicarle las funciones de prediccin y conformacin de trfico antes de que sea aplicada al buffer de salida de la estacin base. En este trabajo slo se han considerado los trficos VBR y ABR, que debido a su naturaleza de trfico en forma de rfagas, son las fuentes que ms condiciones de congestionamiento pueden provocar.
3.5.2 Modelo del Neuroplanificador para ATM Inalmbrico

El Switch que aparece en la estacin base de la figura 3.10, conecta a la estacin base, que funciona como un Nodo ATM, a la misma red ATM. La taza de servicio del Switch es a 155 Mbps y al Neuroplanificador le llega la misma informacin que al switch
46
cenidet
de la red. En ausencia del Neuroplanificador, el trfico de celdas que se enviara al canal inalmbrico sera el obtenido a la salida del Switch ATM.
Estacin Base Celdas ATM Switch ATM
Neuroplanificador
Red ATM
Red WATM
MAC
SENU FIFO CAC UPC Protocolo de Comunicaciones
Figura 3.10. Integracin del Neuroplanificador de trfico ATM/WATM a la estacin base. Con la integracin del Neuroplanificador se ofrecen soluciones al control de trfico reduciendo los problemas de congestionamiento debido a la diferencia de tazas de bit entre los sistemas ATM y WATM. Tambin se cuenta con un esquema de conformacin de trfico para lograr una mejor utilizacin del enlace inalmbrico. El modelo del Neuroplanificador diseado, se muestra en la figura 3.11. Aqu, se puede ver que a la entrada del neuroplanificador llegan celdas ATM provenientes tanto de la red ATM como de la red WATM. Las celdas que van llegando al neuroplanificador, son pasadas a travs de un buffer temporal el cul sirve como auxiliar en el proceso de muestreo de celdas que se lleva a cabo para alimentar a la red neuronal. Cada muestra tomada del buffer es aplicada como entrada a la red neuronal. El funcionamiento de la red neuronal est basado en redes neuronales feedforward y se describe en el captulo 4. La salida del buffer auxiliar se conecta a una tabla de planificacin, la cul relaciona las celdas de entrada con los parmetros de retardo asignados a cada tipo de conexin, de acuerdo a la QoS de servicio ATM solicitado. La tabla de planificacin tiene conocimiento del tipo de servicio de cada conexin y reconoce que celdas corresponden a un servicio de tiempo real, como rt-VBR, o a un servicio de tiempo no real, como ABR o nrt-VBR. Basndose en estos parmetros y de acuerdo a la informacin recibida de la red neuronal, la tabla de planificacin, encola las celdas en el buffer de peticiones e informacin, para ser transmitidas hacia la red WATM. Los parmetros que la tabla de planificacin recibe sobre parmetros de retardo, tipo de servicio y notificacin de conexin son provistos por el protocolo de comunicaciones SENU.
cenidet
47
ATM/WATM Switch ATM celdas ATM Buffer Buffer de Muestreo Funciones de la Red Neuronal Prediccin y Conformacin de Trfico Red Neuronal Control de la Congestin QoS Tabla de Planificacin NRTT SENU
Notificacin de Conexin
Tipo de Servicio: VBR(rtt/nrtt) y ABR
Condiciones de trfico (% de congestin) Buffer de Peticiones e Informacin Tabla de Planificacin
RTT
Parmetros de retardo
CAC UPC Buffer de Salida
Seales de Control WATM
Encolamiento de peticiones Encolamiento de Informacin Perfil de Usuario - Usuario - Servicio - Retardo
Figura 3.11. Modelo del Neuroplanificador para ATM Inalmbrico. Las funciones de la red neuronal son la de predecir el trfico, cantidad de celdas y tiempo de arribo, que llegar a la estacin base, de acuerdo a secuencias anteriores de celdas observadas a travs del buffer de muestreo. Proporciona informacin a la tabla de planificacin, sobre las condiciones de congestionamiento que se pueden presentar sobre el canal inalmbrico, para que se tomen las medidas adecuadas para retrasar el envo de celdas. Se han propuesto diferentes mtodos de acceso a las terminales inalmbricas, muchos de ellos enfocados a aumentar la eficiencia de utilizacin del canal inalmbrico. Un mecanismo que tambin ayuda a mejorar la utilizacin del canal inalmbrico es la conformacin de trfico. Con esto se reducen los picos en la taza de bit de tal manera que el ancho de banda se puede distribuir de manera ms eficiente. Al conocer el comportamiento de la cola del Switch, que en este caso ser el buffer de salida de la estacin base, es posible desarrollar cierta conformacin de trfico, a travs del Neuroplanificador de WATM, mientras retenga celdas en el buffer o controle la taza de bit de las fuentes ABR. La capacidad de predecir condiciones futuras de trfico del Neuroplanificador, permite obtener un mecanismo de Control de Admisin de Llamadas, CAC, ms eficiente al anticipar posibles condiciones de congestionamiento y con esto determinar si se permite o no una nueva conexin. El Neuroplanificador indica al CAC de la disponibilidad actual de ancho de banda as como del congestionamiento que puedan provocar las terminales conectadas y que puedan reducir la capacidad de ancho de banda.
48
cenidet
En conclusin, se describi la integracin del neuorplanificador de trfico ATM/WATM a la estacin base y su justificacin. Finalmente se present el modelo propuesto del neuroplanificador para ATM Inalmbrico, cuyo desarrollo se describir en el siguiente captulo.
cenidet
49

3.6 Referencias
[1] Kist, Holger, Petras, Dietmar, Service Strategy for VBR Services at an ATM Air Interface, EPMCC97 The Second European Personal Mobile Communications Conference, September 1997. Cao, Yazin [et al], Scheduling Algorithms in Broad-Band Wireless Networks, IEEE Proceedings of the IEEE, Vol. 89, No. 1, January 2001. ATM Forum Technical Committee, Traffic Management Specification, The ATM Forum, Version 4.1, March, 1999. ATM Forum Technical Committee, ATM User-Network Interface Specification, The ATM Forum, Version 3.1, September, 1994. Black, Uiless, ATM: Foundation for Broadband Networks, Prentice Hall, USA, 1a. Edicin, 1996. Cagri I. Orhan. [et al], Available Bit Rate Congestion Control in ATM Networks: Developing Explicit Rate Control Algorithms, IEEE Control Systems Magazine, February 2001, pp. 38 56. S. Kalyanaraman, [et al], The ERICA switch algorithm for ABR traffic management in ATM networks, IEEE/ACM Trans, Networking, vol. 8, no.1, February 2000. Bromirski, Marek, ATM Traffic Shaper with Neural Control, Military Communication Institute, Zergze Poland, 1997. Ghani, Nasir [et al], ATM Traffic Management Considerations for Facilitating Broadband Access, IEEE Communications Magazine, November 1998. Qiu, Xiaoxin [et al], A Multiple Access Scheme for Multimedia Traffic in Wireless ATM, Communication Sciences Institute, University of Southern California, Los Angeles, CA., 1997. Wieslaw Lobejko, VBR Traffic Prediction in ATM System, Military Communication Institute, Zergze Poland, 1997.
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
[11]
[12]
Freeman A., James, Neural Networks, Algorithms, applications and programming techniques, Addison-Wesley, Wilmington, Delaware, E.U.A. 1993.
50
cenidet
[13]
Eberhart, Russell C., Neural Network PC Tools: A practical Guide, Academy Press, Inc. 1990, California, USA. Meierhofer, J, Medium Access Control for Wireless Extensions of ATM Networks, Swiss Federal Institute of Technology, 1996, Switzerland. Borgnovo, Flaminio [et al], MAC for WATM air Interface: Impact of error control schemes on protocol design, Dipartimento di Electronica e Informazione, Politcnico di Milano, Italy, 1999. Mikkonen, Jouni, Wireless ATM Overview. Nokia Mobile Phones. Finland, 1995. Xinri Cong, Wireless ATM An Overview-, Ohio State University, http://www.cis.ohiostate.edu/jain/cis788-97/wireless_atm/index.htm (2/27/2000). Petras,Dietmar, Medium Access Control Protocol for wireless, transparent ATM access, Aachen Univ. of Technology (RWTH), 1996 . Biswas, S. K. [et al], User Parameter Control Base Bandwidth Allocation for VBR Video in Wireless ATM Links, NEC USA Inc. C&C Research Laboratories, 1997. Romero Aguirre, Eduardo, Anlisis de la Asignacin Dinmica de Ancho de Banda para Transmisin eficiente de video en redes ATM Inalmbricas, Tesis de Maestra, CENIDET, 1999, pp. 113 114.
[14]
[15]
[16] [17]
[18]
[19]
[20]
cenidet
51
Captulo
Neuroplanificador de WATM
4.1 Introduccin
En este captulo se presenta la herramienta de simulacin de trfico ATM usada en este trabajo de investigacin, el diseo de la red ATM/WATM basado en el flujo de trfico en la estacin base y la configuracin de la red ATM/WATM. Tambin se describe el diseo de la red neuronal usada en el Neuroplanificador de ATM Inalmbrico y simulaciones parciales de su funcionamiento. Finalmente, se describen las acciones que toma el Neuroplanificador una vez que se han presentando condiciones de congestionamiento en la red inalmbrica para evitar que las celdas recibidas en el Switch ATM sean descartadas en el trayecto de la red WATM.
4.2 La Red ATM/WATM

El diseo del sistema ATM inalmbrico tiene que estar basado en la visin de futuros usuarios inalmbricos de comunicaciones de datos. Debe ser una plataforma flexible para diferentes aplicaciones. Por ello, la mayora de las propuestas WATM estn enfocadas al diseo de redes inalmbricas de servicios integrados, que provean de extensiones de las capacidades de las redes ATM basadas en fibra ptica de una manera eficiente y relativamente transparente [1].
Los beneficios de la tecnologa ATM Inalmbrica de acceso, deben ser vistos como un servicio y accesibilidad mejorados. Preservando las caractersticas esenciales de ATM, la contraparte inalmbrica ofrece un desempeo y calidad de servicio mejorados. WATM combina las ventajas de la libertad de movimiento que ofrecen las redes inalmbricas, una asignacin de ancho de banda flexible y las garantas de Calidad de Servicio (QoS de Quality of Service) que ofrecen las redes ATM [2]. Una reaccin tpica al concepto de ATM Inalmbrico es sobre la compatibilidad en varios aspectos de la pila de protocolos de ATM convencional y el medio inalmbrico. En primer lugar, ya que ATM fue diseado para un medio que presenta tasas de error muy pequeas, uno se puede preguntar, si ATM funcionar correctamente en un medio inalmbrico el cul se caracteriza por ser un ambiente muy ruidoso y variante en el tiempo. En segundo lugar, el medio inalmbrico est limitado a una tasa mxima alrededor de los 25 Mbps (Algunos trabajos han evaluado una tasa mayor a 34 Mbps) y recursos costosos en cuanto al uso de ancho de banda. El medio inalmbrico requiere su propia pila de protocolos de control. Esto genera un incremento en el encabezado de la celda ATM, lo cual resulta en una reduccin necesaria en la eficiencia de la utilizacin del ancho de banda del canal inalmbrico. La Estacin Base (BS de Base Station) provee una entrada a la red ATM para acceder a la red ATM Inalmbrica; figura 4.1.
Figura 4.1. Red ATM/WATM [2].
4.3 Hydragyrum y la Red ATM/WATM

Hydragyrum un Simulador basado en el paradigma de simulacin manejada por eventos, caracterizada por el proceso de intercambio de eventos [3]. El ambiente de simulacin fue
54
cenidet
desarrollado como una herramienta modular, lo que permite agregar nuevos modelos sin la recompilacin del kernel del sistema usando dlls Win32 (libreras de enlace dinmico). Actualmente, el ambiente de simulacin de Hydragyrum est siendo usado en la simulacin de redes ATM y puede ser extendido para simular otras arquitecturas de redes y protocolos, permitiendo la interaccin de las redes ATM con nuevas tecnologas. El objetivo de la arquitectura del ambiente de simulacin es el de proveer un pequeo conjunto de objetos para representar modelos de los elementos de una red y su relacin entre ellos (topologa de la red), en una manera simple y con capacidad para personalizarlos. La arquitectura est basada en un modelo orientado a objetos capaz de soportar el desarrollo de un elemento genrico de la red. En la figura 4.2, puede verse que el kernel del simulador tiene un grupo de clases internas, las cuales son responsables de las unidades independientes del kernel. La clase auxiliar contiene un conjunto de funciones relacionadas a la entrada/salida del simulador.
Figura 4.2. Clases del Ambiente de Simulacin de Hydragyrum [3] La clase comand es el interpretador de comandos del ambiente de simulacin. La clase library carga y descarga las libreras de enlace dinmico desde la memoria. La clase timer mantiene un reloj para contar el tiempo requerido durante el proceso de simulacin. Las clases eventmng y dispatcher almacenan y envan respectivamente los eventos en una forma apropiada. Param es un conjunto global de parmetros dentro del ambiente kernel de simulacin, el cual puede ser accedido y manipulado por cualquier otro modelo durante la ejecucin de la simulacin. Hydragyrum cuenta con tres clases que soportan la abstraccin de los elementos de la red y la construccin de los modelos. La clase block es el contenedor de la descripcin de la interfaz del
cenidet
55
modelo, la cual define las conexiones permitidas para el modelo dentro de la red simulada; la capa y colas que componen un modelo; la descripcin de la apariencia de la Interfaz Grfica de Usuario (GUI) del modelo; y los archivos de salida asociados con cada modelo; para un elemento de la red. La clase layer representa los componentes generales de los elementos de la red, los cuales estn dentro de block. La clase squeue es el almacn de los componentes del elemento de la red que tambin est dentro de la clase block. Dentro del kernel se encuentra la representacin de las conexiones jerrquicas de acuerdo al modelo de referencia del protocolo OSI/ISO el cul est desarrollado por un conjunto de clases que expresan el concepto de capas jerrquicas de conexiones. La clase conexin, figura 4.3, el nivel ms bajo en la jerarqua; representa conexiones fsicas o de enlace entre los puertos de dos modelos.
Figura 4.3 Jerarqua de conexiones del Modelo OSI/ISO desarrollado en Hydragyrum [3].
Figura 4.4 Conjunto de objetos del Modelo OSI/ISO Desarrollado en Hydragyrum [3].
56
cenidet
La conexin de red, nivel medio en la jerarqua; cuyos objetos son usados para representar el grupo de objetos de conexin que forman una ruta desde un punto fuente a un punto destino de una conexin de red. La conexin de datos, el nivel ms alto en la jerarqua de conexiones; cuyos objetos, figura 4.4, representan el conjunto de objetos clase netconnection que envan mensajes y datos a travs de la topologa de la red desde la fuente de datos hasta el destino, usando rutas descritas mediante el conjunto de objetos netconnection.
4.3.1 Elementos ATM Modelados en Hydragyrum

Un modelo es una entidad del ambiente de simulacin que representa un elemento de la red o bien, un comportamiento de la red que se desea simular. Los modelos se pueden comunicar con cada uno de los otros, enviando eventos a travs de su interfaz kernel para efectuar la simulacin de una topologa de red dada. Un conjunto modelo es un grupo de modelos los cules entienden e intercambian un conjunto comn de mensajes y estructuras de datos y pueden conectarse entre s. En Hydragyrum 1.0 existen diferentes modelos para los elementos que conforman una red ATM, los cules se conectan entre s, siguiendo el modelo OSI/ISO presentado en la figura 4.3.
4.3.2 Nodo y Nodo Switch ATM

Un usuario ATM o terminal ATM (ATM user, ATM terminal, Equivalent Terminal, End user, Switch ATM, etc.) representa cualquier dispositivo que hace uso de una red ATM, va una Interfaz de Usuario a Red (UNI de User to Network Interface) [4]. Puede ser un Sistema Intermedio como un Enrutador IP (Router) que encapsula datos en celdas ATM y enva las celdas a travs de una UNI ATM a un Switch. Tambin puede ser un Switch ATM de una Red Privada, el cul usa el servicio de una red ATM pblica para la transferencia de celdas ATM entre UNIs de una red pblica, para conectarse con otras terminales ATM.
Figura 4.5. Configuracin de una Terminal ATM [5].
cenidet
57
La Interfaz de Usuario a Red UNI, define un conjunto de protocolos los cules operan entre terminales ATM y un Switch ATM [4]. La UNI est basada en el modelo de sealizacin del estndar ITU-T Q.2931. La sealizacin entre dos dispositivos ATM se da usando un circuito virtual que est dedicado a esta funcin [4]. La figura 4.5 muestra la estructura interna que puede contener una Terminal ATM. Puede existir ms de una fuente que est generando trfico ATM, as como aplicaciones que estn recibiendo trfico de celdas ATM.
4.3.2.1
Nodo ATM
Hydragyrum utiliza dos modelos diferentes para simular el funcionamiento de una terminal ATM y de un Switch ATM. Un Nodo ATM, representa la terminal ATM en la que estn presentes aplicaciones ATM que generan celdas ATM, as como aplicaciones que estn recibiendo celdas ATM. Es capaz de simular la interfaz de la Capa 5 de Adaptacin de ATM (AAL5 de ATM Adaptation Layer 5), los puertos de entrada y salida de la terminal ATM, y el elemento de almacenamiento de celdas que pasan a travs de l. La figura 4.6 muestra su representacin en Hydragyrum, la cual muestra claramente que puede conectarse a aplicaciones fuente o aplicaciones receptor de trfico ATM, as como a un Nodo Switch que se describe ms adelante. El punto de conexin de Interfaz es el punto a travs del cual un nodo ATM, se conecta a una fuente o a un receptor ATM. A travs del punto de conexin de red un nodo ATM se conecta a un Switch ATM. Ambas conexiones del Nodo ATM hacia una fuente o receptor y del Nodo ATM hacia un Switch ATM, se llaman simplemente conexiones. Mientras que las conexiones entre Nodos ATM, a travs de un Switch, son conexiones de red y las conexiones entre fuente/receptor, usando una o ms conexiones de red, son conexiones de datos, esto, segn lo descrito en la seccin 4.3.
Interfaz de Entrada/Salida
Conexin de Red
Nodo 0
Figura 4.6. Interfaz de un Nodo ATM modelado en Hydragyrum [3]. Los parmetros de configuracin con los que cuenta un Nodo ATM se muestran en la tabla 4.1. En la interfaz del Nodo se produce el Retardo de Procesamiento de Celda y se generan los Archivos de Retardo y de Trfico de Entrada. La configuracin de la cola del Nodo ATM, permite generar los Archivos de Salida de Retardos y de Estadsticas durante la simulacin. Se puede modificar la Capacidad de la Cola y modificar los parmetros de Retardo de Propagacin y la Tasa de Servicio, con la que el Nodo ATM enva las celdas hacia el Switch ATM. Hay otros parmetros como el nmero de celdas recibidas y enviadas que nicamente pueden ser ledos.
58
cenidet
Parmetro
INTERFACE Cell Packetization Delay
Descripcin
Valor Predefinido
Tipo
Configurable Configurable Configurable
Retardo para procesar una celda en la 1e-08 (Segundos) interface. Generate Delay File Archivo de Retardo 0 = No generar 1 = Generar Generate Input Traffic File Archivo de Trfico de Entrada 0 = No generar 1 = Generar QUEUE Discarded Cells Celdas Descartadas por el Sistema de 0 (Celdas) Encolamiento Distance Longitud del Enlace Fsico de la Conexin 10 (Metros) Generate Delay File Archivo de Salida con Retardos de Celdas 0 = No generar 1 = Generar Generate Statistics Archivo de Salida de Estadsticas 0 = No generar 1 = Generar Propagation Delay Retardo para transmitir una trama sobre el 3.33333e-08 (Segundos) enlace fsico. Queue Capacity Capacidad de Almacenamiento de Celdas 100000000 (Celdas) Queue Received Cells Celdas Recibidas 0 (Celdas) Queue Sent Cells Celdas Enviadas 0 (Celdas) Queue Size Tamao de la Cola 0 (Celdas) Service Rate Tasa de Servicio 1.55e+08 (bits/Segundo) Trigger by Event Muestreo de Eventos del Buffer 0 = No generar 1 = Generar Trigger by Event Service Muestreo de Eventos de Servicio del Buffer 0 = No generar 1 = Generar
Slo Lectura Configurable Configurable Configurable Configurable Configurable Slo Lectura Slo Lectura Slo Lectura Configurable Configurable Configurable
Tabla 4.1 Parmetros de configuracin de un Nodo ATM en Hydragyrum [3].
4.3.2.2
Nodo Switch ATM
Un Nodo Switch es una terminal ATM que se comunica con otras terminales ATM. La funcin del Nodo Switch es la de proveer una trayectoria de comunicacin de uno o ms Nodos ATM con uno o ms Nodos ATM. De esta manera es posible que se establezcan conexiones de red y por lo tanto conexiones de datos. Cada conexin desde el Switch ATM hacia cualquier nodo genera un proceso de simulacin independiente, lo que permite el anlisis de diferentes trayectorias virtuales. La figura 4.7 muestra el modelo de un Switch ATM tal y como se representa en Hydragyrum. Cuando un Switch ATM se conecta con otro Switch ATM, la conexin se hace a travs de la Interfaz de Red a Red (NNI de Network to Network Interface).
Conexin de Red
Switch 0
Figura 4.7. Interfaz de un Switch ATM modelado en Hydragyrum [3].
cenidet
59
Cada conexin de salida hacia cualquier Nodo ATM, debe ser configurada por separado. Esto se debe a que cada Switch contiene un buffer de salida (Cola) para cada Circuito Virtual. La tabla 4.2, muestra los parmetros de configuracin disponibles para programar en el Switch ATM. En este caso se pueden obtener de la simulacin, el Archivo de Retardos que contiene los retardos aplicados a cada celda entregada por el Switch; el Archivo de Servicio que contiene la cantidad de celdas entregadas en el tiempo de simulacin; y el Muestreo por Eventos. Los parmetros de Retardo de Procesamiento de Celda, Retardo de Propagacin y Tasa de Servicio definen el tiempo que le lleva al Switch procesar una celda, el tiempo de propagacin y la velocidad con la que sern enviadas las celdas a la terminal conectada a la salida del Switch. Parmetro
Processing Delay QUEUE (Conexin N) Discarded Cells Distance Generate Delay File Generate Service File Generate Statistics Generate Time Sample Propagation Delay Queue Capacity Queue Received Cells Queue Sent Cells Queue Size Sampling Interval Service Rate Trigger by Event Status
Descripcin
Retardo para procesar una celda.
Valor Predefinido
1e-09 (Segundos)
Tipo
Configurable Slo Lectura Configurable Configurable Configurable Configurable Configurable Configurable Configurable Slo Lectura Slo Lectura Slo Lectura
Celdas Descartadas por el Sistema de 0 (Celdas) Encolamiento Longitud del Enlace Fsico de la Conexin 10 (Metros) Archivo de Salida con Retardos de Celdas 0 = No generar 1 = Generar Archivo de Salida de Servicio de Celdas 0 = No generar 1 = Generar Archivo de Salida de Estadsticas 0 = No generar 1 = Generar Archivo de Salida de Muestras de las 0 = No generar Variables de la Cola 1 = Generar Retardo para transmitir una trama sobre el 3.33333e-08 (Segundos) enlace fsico. Capacidad de Almacenamiento de Celdas 100000000 (Celdas) Celdas Recibidas 0 (Celdas) Celdas Enviadas 0 (Celdas) Tamao de la Cola 0 (Celdas) Intervalo de Muestreo para las variables de 0.1 Segundos estado de la cola Tasa de Servicio 1.55e+08 (bits/Segundo) Muestreo por Eventos del Buffer 0 = No generar 1 = Generar
Configurable Configurable
Tabla 4.2 Parmetros de configuracin de un Nodo Switch ATM en Hydragyrum [3].
4.3.3 Fuentes ATM

Una fuente ATM pueden ser una o ms aplicaciones que estn ejecutndose en una Terminal ATM y que generen un trfico ATM en cualquiera de sus servicios (Ver seccin 2.2.2.1 Categoras de Servicios). Pueden ser desde transmisin de datos, voz en tiempo real, video en tiempo real, correo electrnico, etc. Hydragyrum cuenta con varios modelos de fuentes ATM para su simulacin. Se describirn cada una de ellas y se presentarn los parmetros disponibles para su configuracin.
60
cenidet
4.3.3.1
Fuente ON-OFF
Algunas fuentes ATM pueden modelarse como Fuentes ON-OFF las cuales presentan perodos alternantes de activacin (ON) y silencio (OFF). La longitud de los perodos ON y OFF se suponen
c distribuidos exponencialmente con duraciones promedio t o y t sc respectivamente para fuentes CBR v y t o y t sv para fuentes VBR [6, 8] .
En una fuente activa CBR, el usuario (aplicacin que est generando el trfico ATM) puede estar en uno de tres estados, denominados Silencio (SS de Silence State), Reservacin (RS de Reservation State) y Contencin (CS de Contention State). Los estados Reservacin y Contencin pertenecen al perodo ON. Cuando la fuente no tiene nada por transmitir, se encuentra en el estado silencio. Si la fuente genera un perodo ON nuevo y no ha hecho una reservacin de transmisin, entonces deja el estado silencio y entra al estado contencin. Cuando obtiene una reservacin, entra a este estado para transmitir la informacin generada [6]. El modelo de una fuente VBR ya se present en la seccin 3.3.1. La figura 4.8 muestra la interfaz de una Fuente ON-OFF del modelo usado en Hydragyrum. Cada fuente ATM puede ir conectada nicamente con un Nodo ATM, por lo tanto, la interfaz de la fuente tiene una sola salida hacia el Nodo ATM.
Interfaz de Salida
ON-OFF
Figura 4.8. Interfaz de una Fuente ON-OFF ATM modelada en Hydragyrum [3]. Los parmetros de configuracin disponibles para una Fuente ON-OFF en Hydragyrum, se muestran en la tabla 4.3. La fuente permanece activa dependiendo de los parmetros Packet Limited y Time Limited, de tal manera que si se activa Packet Limited, la fuente permanecer activa hasta que transmita el nmero total de paquetes a transmitir (Max Number of Packets for Transmission) o hasta que se complete el tiempo de simulacin. De lo contrario, si se activa Time Limited, la fuente permanecer activa durante el tiempo definido en Final Transmission Time. El parmetro de Priority puede usarse para distinguir el tipo de servicio ATM que est generando el trfico de celdas, segn lo presentado en la seccin 2.4.4. Source Rate es la tasa de servicio con que la fuente genera las celdas ATM mientras que Source Utilization es un porcentaje de la tasa de servicio que la fuente usa para trasmitir la informacin. Start Delay representa un retardo aplicado al inicio de la simulacin antes de que la fuente entre en estado activo para transmitir las celdas generadas. Los parmetros Number of Transmited Packets y Stop Time representan la cantidad de celdas que la fuente envo mientras estuvo activa y el tiempo que la fuente permaneci activa, respectivamente.
cenidet
61
Parmetro Descripcin Valor Predefinido
1e-06 (segundos) 8 0 0 = No 1= Si 0 1e+06 (bits/segundo) 0.4 0 0 0 = No 1= Si
Tipo
Configurable Configurable Slo Lectura Configurable Configurable Configurable Configurable Configurable Slo Lectura Configurable
SOURCE ON OFF SRC Final Transmission Time Tiempo de Transmisin (Fuente Activa) Max Number Of Packets For Nmero de Paquetes a ser transmitidos Transmission Number Of Transmitted Packets Nmero de Paquetes Transmitidos Packet Limitted Tiempo de Transmisin determinado por el Nmero de Paquetes a transmitir Priority Prioridad de los Paquetes transmitidos Source Rate Tasa promedio de fuente Source Utilization Porcentaje de la Tasa de Fuente Usada Start Delay Retardo Inicial para comenzar la transmisin Stop Time Tiempo que la fuente permaneci activa Time Limited Transmisin controlada por tiempo
Tabla 4.3 Parmetros de configuracin de una Fuente ON-OFF ATM en Hydragyrum [3].
4.3.3.2
Fuente Constante
Las Fuentes ATM con servicios CBR tambin pueden modelarse como fuentes constantes en Hydragyrum, ya que este tipo de servicio requiere una tasa de celdas constante y el modelo Fuente Constante de Hydragyrum lo proporciona. Cuando se usa una Fuente ON-OFF para fuentes CBR, es necesario especificar una prioridad de 5 para este tipo de fuente. La interfaz para el modelo de una Fuente Constante en Hydragyrum aparece en la figura 4.9. La lista de parmetros que contiene un modelo de Fuente Constante, se muestra en la tabla 4.4. La mayora de los parmetros configurables y de slo lectura de las fuentes constantes, son los mismos que los parmetros de las Fuentes ON-OFF.
Interfaz de Salida
Fuente
Figura 4.9. Interfaz de una Fuente Constante ATM modelada en Hydragyrum [3]. Slo el parmetro length de las Fuentes Constantes cambia. Este parmetro permite definir la longitud de la trama o paquete que genera la fuente que est siendo analizada. Adems, no cuenta con el parmetro Source Utilization de las Fuentes ON-OFF.
4.3.3.3
Fuente Exponencial
Otro tipo de fuente para servicios ATM son las fuentes exponenciales. En este caso, la tasa con que se generan los paquetes de informacin en la fuente, tiene una forma exponencial.
62
cenidet
Parmetro
SOURCE CONSTANT Final Transmission Time Length Max Number Of Packets For Transmission Number Of Transmitted Packets Packet Limited Priority Source Rate Start Delay Stop Time Time Limited
Descripcin
Tiempo de Transmisin (Fuente Activa) Longitud del Paquete Fuente Nmero de Paquetes a ser transmitidos Nmero de Paquetes Transmitidos Tiempo de Transmisin determinado por el Nmero de Paquetes a transmitir Prioridad de los Paquetes transmitidos Tasa de fuente promedio Retardo Inicial para comenzar la transmisin Tiempo que la fuente permaneci activa Transmisin controlada por tiempo
Valor Predefinido
1e-06 (segundos) 40 (bytes) 8 0 0 = No 1= Si 0 1e+06 (bits/segundo) 0 0 0 = No 1= Si
Tipo
Configurable Configurable Configurable Slo Lectura Configurable Configurable Configurable Configurable Slo Lectura Configurable
Tabla 4.4 Parmetros de configuracin de una Fuente Constante ATM en Hydragyrum [3]. Por lo tanto no se puede considerar como un servicio CBR ya que su tasa es variable, as que puede ser usada como fuente ATM tipo VBR.
Interfaz de Salida
Fuente
Figura 4.10. Interfaz de una Fuente Exponencial ATM modelada en Hydragyrum [3]. Parmetro
SOURCE EXPONENCIAL Final Transmission Time Length Max Number Of Packets For Transmission Number Of Transmitted Packets Packet Limited Priority Seed Source Rate Start Delay Stop Time Time Limited
Descripcin
Tiempo de Transmisin (Fuente Activa) Longitud del Paquete Fuente Nmero de Paquetes a ser transmitidos Nmero de Paquetes Transmitidos Tiempo de Transmisin determinado por el Nmero de Paquetes a transmitir Prioridad de los Paquetes transmitidos Nmero Aleatorio Generador (Velocidad) Tasa de fuente promedio Retardo Inicial para comenzar la transmisin Tiempo que la fuente permaneci activa Transmisin controlada por tiempo
Valor Predefinido
1e-06 (segundos) 40 (bytes) 8 0 0 = No 1= Si 0 0 1e+06 (bits/segundo) 0 0 0 = No 1= Si
Tipo
Configurable Configurable Configurable Slo Lectura Configurable Configurable Configurable Configurable Configurable Slo Lectura Configurable
Tabla 4.5 Parmetros de configuracin de una Fuente Exponencial ATM en Hydragyrum [3].
cenidet
63
La interfaz para el modelo de una Fuente Exponencial modelada en Hydragyrum se muestra en la figura 4.10. Slo un parmetro difiere en este tipo de fuente con respecto a la Fuente Constante. Tal parmetro, con el nombre de Seed, es un nmero aleatorio utilizado para determinar la velocidad de generacin de paquetes de informacin. Los dems parmetros se listan en la tabla 4.5
4.3.3.4
Fuente Archivo
Este tipo de fuente modelada en Hydragyrum, puede ocuparse para simular fuentes ABR. Se leen los datos almacenados en un archivo externo y son enviados a travs de la conexin de red hacia un receptor ATM. La interfaz para la Fuente Archivo modelada en Hydragyrum, se muestra en la figura 4.11, mientras que los parmetros configurables y de slo lectura de este tipo de fuentes se listan en la tabla 4.6.
Interfaz de Salida
Fuente
Figura 4.11. Interfaz de una Fuente Archivo ATM modelada en Hydragyrum [3]. Parmetro
SOURCE ARCHIVO External File Name Final Transmission Time Length Max Number Of Packets For Transmission Number Of Transmitted Packets Packet Limited Path Priority Stop Time Time Limited Use Path
Descripcin
Nombre del archivo fuente de entrada Tiempo de Transmisin (Fuente Activa) Longitud del Paquete Fuente Nmero de Paquetes a ser transmitidos Nmero de Paquetes Transmitidos
Valor Predefinido
1e-06 (segundos) 40 (bytes) 8 0
Tipo
Configurable Configurable Configurable Configurable Slo Lectura Configurable Configurable Configurable Slo Lectura Configurable Configurable
Tiempo de Transmisin determinado por el Nmero 0 = No de Paquetes a transmitir 1= Si Ruta de bsqueda del archivo fuente Prioridad de los Paquetes transmitidos 0 Tiempo que la fuente permaneci activa 0 Transmisin controlada por tiempo 0 = No 1= Si Usar la ruta establecida en Path 0 = No 1= Si
Tabla 4.6 Parmetros de configuracin de una Fuente Archivo ATM en Hydragyrum [3]. Para poder leer la informacin a ser enviada a travs de la red ATM simulada, se encuentran definidos tres parmetros dentro del modelo para este propsito. El parmetro External File Name que es precisamente el nombre del archivo fuente, el parmetro Path que define una ruta de
64
cenidet
bsqueda para el archivo fuente y el parmetro Use Path que permite buscar en la ruta de bsqueda definida por el usuario cuando el archivo fuente no se encuentra en el mismo directorio que el archivo de simulacin.
4.3.3.5
Fuente Archivo en Tiempo
El tipo de Fuente Archivo en Tiempo, es muy similar a la Fuente Archivo, sin embargo, en este caso la tasa de celdas es constante y definida por el usuario. As mismo, se incluye el parmetro delay para retrasar el inicio del envo de paquetes de informacin a travs de la conexin de red. La interfaz del modelo de Fuente Archivo en Tiempo y sus parmetros configurables y de slo lectura, se muestran en la figura 4.12 y tabla 4.7 respectivamente.
Interfaz de Salida
Fuente
Figura 4.12. Interfaz de una Fuente Archivo en Tiempo ATM modelada en Hydragyrum [3]. Parmetro
SOURCE ARCHIVO T. External File Name Final Transmission Time Length Max Number Of Packets For Transmission Number Of Transmitted Packets Packet Limited Path Priority Source Rate Start Delay Stop Time Time Limited Use Path
Descripcin
Nombre del archivo fuente de entrada Tiempo de Transmisin (Fuente Activa) Longitud del Paquete Fuente Nmero de Paquetes a ser transmitidos Nmero de Paquetes Transmitidos Tiempo de Transmisin Determinado por el Nmero de Paquetes a transmitir Ruta de bsqueda del archivo fuente Prioridad de los Paquetes transmitidos Tasa de fuente promedio Retardo Inicial para comenzar la transmisin Tiempo que la fuente permaneci activa Transmisin controlada por tiempo Usar la ruta establecida en Path
Valor Predefinido
1e-06 (segundos) 40 (bytes) 8 0 0 = No 1= Si 0 1e+06 (bits/segundo) 0 0 0 = No 1= Si 0 = No 1= Si
Tipo
Configurable Configurable Configurable Configurable Slo Lectura Configurable Configurable Configurable Configurable Configurable Slo Lectura Configurable Configurable
Tabla 4.7 Parmetros de configuracin de una Fuente Archivo en Tiempo ATM [3].
4.3.3.6
Fuente IPP
La Fuente IPP referente al Proceso de Poisson Interrumpido (IPP de Interrupted Poisson Process), es un modelo de fuente usado para simular fuentes ATM de servicio VBR, esto, debido
cenidet
65
a la forma en que se genera la informacin en la aplicacin y que por lo tanto define tasas de celdas no constantes sino variables. Tambin es un tipo de Fuente ON-OFF debido a que utiliza la definicin de dos parmetros Off state mean y On state mean para determinar los estados de silencio y activacin respectivamente. La interfaz de esta fuente modelada en Hydragyrum aparece en la figura 4.13, mientras que los parmetros configurables y de slo lectura se muestran en la tabla 4.8.
Interfaz de Salida
Fuente
Figura 4.13. Interfaz de una Fuente IPP ATM modelada en Hydragyrum [3].
4.3.4 Receptor ATM

En la figura 4.14 se presenta la interfaz de un receptor ATM modelado en Hydragyrum.Un receptor ATM es cualquier aplicacin corriendo dentro de una terminal. Es el punto final del procesamiento de paquetes que viajan a travs de una conexin de red, pasando por Nodos ATM y Nodos Switch ATM sobre una red ATM. Ms adelante se describe el procedimiento completo de cmo se transmiten paquetes de informacin, pasando por todos los elementos de la red hasta llegar al receptor ATM. Parmetro
SOURCE IPP Final Transmission Time Length Max Number Of Packets For Transmission Number Of Transmitted Packets OFF State Mean ON State Mean Packet Limited Priority Seed Source Rate Start Delay Stop Time Time Limited
Descripcin
Tiempo de Transmisin (Fuente Activa) Longitud del Paquete Fuente Nmero de Paquetes a ser transmitidos
Valor Predefinido
1e-06 (segundos) 40 (bytes) 8
Tipo
Configurable Configurable Configurable
Nmero de Paquetes Transmitidos
Slo Lectura Configurable Configurable Configurable Configurable Configurable Configurable Configurable Slo Lectura Configurable
Tiempo de Silencio de la Fuente IPP 0.6 Tiempo de Activacin de la Fuente IPP 0.4 Tiempo de Transmisin Determinado por el Nmero de 0 = No Paquetes a transmitir 1= Si Prioridad de los Paquetes transmitidos 0 Nmero Aleatorio Generador (velocidad) 0 Tasa de fuente promedio 1e+06 (bits/segundo) Retardo Inicial para comenzar la transmisin 0 Tiempo que la fuente permaneci activa 0 Transmisin controlada por tiempo 0 = No 1= Si
Tabla 4.8 Parmetros de Configuracin de una Fuente IPP ATM en Hydragyrum [3].
66
cenidet
En el punto final de la red ATM (Receptor), se generan diversos archivos como resultado de la simulacin completa de la red ATM. En este punto, las celdas han pasado por todos los elementos de la red y posiblemente se han generado retardos y variaciones de retardos para cada celda transmitida, por una o ms fuentes dependiendo de los parmetros establecidos. Se generan archivos tanto para las celdas recibidas como para los paquetes de informacin recibidos. Para las celdas recibidas se pueden obtener archivos de Retardo de Celda, Variacin del Retardo de Celda (CDV de Cell Delay Variation) y Estadsticas de la Variacin de Retardo.
Interfaz de Entrada
Receptor
Figura 4.14. Interfaz de un Receptor ATM modelado en Hydragyrum [3]. Los mismos parmetros se miden y se almacenan en archivos de salida para el anlisis de paquetes. Se puede configurar el Intervalo de Muestreo de los retardos y monitorear el Nmero de Celdas y Paquetes Recibidos. En la tabal 4.9 se muestran los parmetros de configuracin de un receptor ATM en Hydragyrum [3]. Parmetro
END Generate Cell Delay File Generate Cell Jitter File
Descripcin
Archivo de Retardo de Paquetes Archivo de Variacin del Retardo de Celda
Valor Predefinido
0 = No generar 1 = Generar 0 = No generar 1 = Generar 0 = No generar 1 = Generar 0 = No generar 1 = Generar 0 = No generar 1 = Generar 0 = No generar 1 = Generar 0 = No generar 1 = Generar 0 = No generar 1 = Generar 0 = No generar 1 = Generar 0 0 0.1 (segundos)
Tipo
Configurable Configurable Configurable Configurable Configurable Configurable Configurable Configurable Configurable Slo Lectura Slo Lectura Configurable
Generate Delay Time Sample Archivo de Muestreo de Retardo a Intervalos Constantes Generate Packet Delay File Archivo de Retardo de Paquetes Generate Packet Jitter File Generate Statistics File LogCellDelayVariance LogPacketDelayVariance LogVarianceStep Number of Received Cells Number of Received Packets Sampling Interval Archivo de Retardo de Paquetes Archivo de Estadsticas Variacin del Retardo de Celda en el Archivo de Estadsticas Variacin del Retardo de Paquete en el Archivo de Estadsticas Paso de Muestreo en los archivos de variacin de retardo de celda y paquete Celdas Recibidas Paquetes Recibidos Intervalo de Muestreo
Tabla 4.9 Parmetros de configuracin de un Receptor ATM en Hydragyrum [3].
cenidet
67
4.4 Creacin de la Red ATM/WATM 4.4.1 Una Red ATM Sencilla
Una red ATM sencilla puede ser la que se presenta en la figura 4.15. Est claro que para establecer la red ATM ms sencilla posible se requieren de dos aplicaciones que estn generando y recibiendo informacin, respectivamente. La aplicacin que genera la informacin debe ser parte de una terminal ATM, por lo tanto se requiere incluir en el diseo de la red un Nodo ATM. La misma consideracin se debe hacer, para la aplicacin que est recibiendo informacin y que tambin se est ejecutando en un Nodo ATM. Para que los Nodos ATM puedan comunicarse (establecer una conexin de red), se requiere de la presencia de un Switch ATM que tenga esa funcin.
Fuente
Nodo
Switch
Nodo
Receptor
Figura 4.15 Red ATM Sencilla modelada en Hydragyrum. Se deben identificar todos los eventos que sern manejados por los elementos de la red. Se requieren enviar paquetes desde la fuente hasta el receptor a travs de los Nodos y el Switch ATM. De la figura 4.15 se ve que todos los elementos estn conectados mediante conexiones fsicas o enlaces, conexiones de red y conexiones de datos que describen las trayectorias que los paquetes y las celdas seguirn hasta llegar a su destino. La fuente comienza enviando eventos SEND_PACKET (figura 4.16) al nodo conectado a su conexin de datos con el mensaje de evento, acarreando un apuntador de paquete del paquete generado por la fuente que ser procesado en la capa NODE_INTERFACE del nodo. Siguiendo la secuencia de eventos, la capa NODE_INTERFACE recibe el paquete y genera un nmero de eventos SEND_CELL proporcional al tamao del paquete recibido dividido entre la longitud de la carga de usuario de la celda ATM (figura 4.16b).
Figura 4.16a. Eventos presentes en la Fuente ATM [3].
68
cenidet
Estos eventos son enviados a la capa NODE_OUTPUT del nodo que enva las celdas al siguiente punto en la red con un SEND_CELL el cul lleva un apuntador de la celda que est siendo transportada por el evento. El siguiente punto en la red es el Switch ATM que recibe la celda y la enva a la salida apropiada, siguiendo la ruta de conexin de red previamente definida (figura 4.16d). El evento SEND_CELL lleva a la capa de entrada del siguiente Nodo ATM. La celda transportada por el evento vuelve a ser enviada a la capa de interfaz del nodo, junto con ATM_DATA_INDICATION. Cuando todas las celdas que integran un paquete llegan a la capa de interfaz del nodo, la capa enva un evento RECEIVE_PACKET al receptor enviando consigo el apuntador de paquete dentro del mensaje de evento. La capa RECEIVER_END del receptor procesa el paquete y entonces termina la ruta del paquete en la red (figura 4.16c). Todos los eventos que se requieren para desarrollar estas funciones estn integradas en cada modelo de Hydragyrum.
Figura 4.16b. Eventos presentes en el Nodo ATM [3].
cenidet
69
Figura 4.16c. Eventos presentes en el Receptor ATM [3].
Figura 4.16d. Eventos presentes en el Switch ATM [3].
4.4.2 Diseo de la red ATM/WATM

En la seccin 3.5.1 del captulo 3, se present el esquema general de la estacin base de la arquitectura de la red ATM/WATM mostrada en la figura 4.1. Como se explic entonces, el Neuroplanificador de WATM estar ubicado en la estacin base. Por lo tanto, el neuroplanificador, recibir trfico de celdas ATM provenientes tanto de la red ATM as como de la red WATM. Se han considerado los trficos VBR y ABR, que debido a su naturaleza de trfico en forma de rfagas [7], son las fuentes que ms condiciones de congestionamiento pueden provocar. Se puede establecer una arquitectura que permita generar el trfico de celdas ATM aplicadas al Neuroplanificador. De acuerdo a [6], el 75 % de las aplicaciones inalmbricas son del tipo VBR. El resto puede ser considerado como un servicio ABR. Entonces, se distribuye el ancho de banda total
70
cenidet
(25 Mbps) del enlace inalmbrico entres dos fuentes VBR y ABR respectivamente. Estas fuentes se consideran como aplicaciones conectadas a un mismo nodo inalmbrico el cul se conecta directamente al switch ATM (figura 4.17).
VBR
Fuente 2
ABR WATM
Nodo 1
Fuente 3
Figura 4.17. Diseo de la distribucin de ancho de banda del sistema WATM. De igual manera, nicamente se consideran los trficos ABR y VBR para el lado de la red ATM, con una misma distribucin del ancho de banda; aunque en este caso, el ancho de banda alcanza los 155 Mbps (figura 4.18). Ms adelante se presenta la configuracin que se ha hecho a cada uno de estos elementos conectados en la arquitectura. Ambas salidas de los nodos se conectan a la entrada del switch y este finalmente enviar la informacin recibida a un receptor final a travs del nodo 2 (figura 4.19).
Fuente 0
VBR
ABR
ATM
Nodo 0 Fuente 1
Figura 4.18. Diseo de la distribucin de ancho de banda del sistema ATM.
cenidet
71
4.4.3 Configuracin de la Red ATM/WATM
Para modelar las fuentes de la arquitectura propuesta, se han usado fuentes tipo on-off del simulador Hydragyrum. La razn principal es que este tipo de fuentes varan sus tiempos de transmisin de la informacin, por lo cual son convenientes cuando se desea simular fuentes con trfico de tipo rfaga. En este caso, tanto las fuentes VBR como ABR son de tipo rfaga. 1. Fuente 0
La Fuente 0 es una fuente tipo VBR. Sus parmetros ms importantes de configuracin se muestran en la tabla 4.10.
Fuente 0
VBR
ABR
Nodo 0
ATM
Fuente 1
Switch 0
VBR WATM
Nodo 2
Receptor 0
Fuente 2
ABR
Nodo 1
Fuente 3
Figura 4.19. Arquitectura ATM/WATM desarrollada en Hydragyrum. Parmetro ATM

Taza de bit (bits por segundo) Porcentaje de utilizacin del ancho de banda Cantidad de informacin a transmitir (celdas) Tipo de Servicio: VBR
Hydragyrum
Source Rate Source Utilization Max number of packets for transmission Priority 18.75 Mbps 0.4 100000 4
Tabla 4.10. Parmetros configurados para la Fuente 0. La lista completa de parmetros para esta fuente, segn lo presenta Hydragyrum, se muestra en la figura 4.20.
72
cenidet
Figura 4.20 Parmetros de la Fuente 0 de la Red ATM/WATM. 2. Fuente 1 La Fuente 1 es una fuente tipo ABR. Sus parmetros ms importantes de configuracin se muestran en la tabla 4.11. Parmetro ATM
Taza de bit (bits por segundo) Porcentaje de utilizacin del ancho de banda Cantidad de informacin a transmitir (celdas) Tipo de Servicio: ABR
Hydragyrum
Tabla 4.11. Parmetros configurados para la Fuente 1. La lista completa de parmetros para esta fuente, segn lo presenta Hydragyrum, se muestra en la figura 4.21.
Figura 4.21 Parmetros de la Fuente 1 de la Red ATM/WATM. 3. Fuente 2 Parmetro ATM

Taza de bit (bits por segundo) Porcentaje de utilizacin del ancho de banda Cantidad de informacin a transmitir (celdas) Tipo de Servicio: VBR
Hydragyrum
Tabla 4.12. Parmetros configurados para la Fuente 2.
cenidet
73
La Fuente 2 es una fuente tipo VBR. Sus parmetros ms importantes de configuracin se presentan en la tabla 4.12. La lista completa de parmetros para esta fuente, segn lo presenta Hydragyrum, se muestra en la figura 4.22.
Figura 4.22 Parmetros de la Fuente 2 de la Red ATM/WATM. 4. Fuente 3
La Fuente 3 es una fuente tipo ABR. Sus parmetros ms importantes de configuracin se muestran en la tabla 4.13. Parmetro ATM
Taza de bit (bits por segundo) Porcentaje de utilizacin del ancho de banda Cantidad de informacin a transmitir (celdas) Tipo de Servicio: ABR
Hydragyrum
Tabla 4.13. Parmetros configurados para la Fuente 3. La lista de parmetros completa para esta fuente, segn lo presenta Hydragyrum, se muestra en la figura 4.23.
Figura 4.23 Parmetros de la Fuente 3 de la Red ATM/WATM.
74
cenidet
5.
Nodos
Cada nodo ha sido configurado para soportar 155 Mbps de ATM. Con retardos de propagacin de 33 nseg. y una capacidad de cola de 100 Millones de celdas. Ver parmetros en la tabla 4.14. La lista de parmetros completa para los nodos, segn lo presenta Hydragyrum, se muestra en la figura 4.24. Parmetro ATM
Taza de servicio Capacidad de cola Retardo de Propagacin Service Rate Queue Capacity Propagation Delay
Hydragyrum
155 Mbps 100000000 3.333 e-8
Tabla 4.14. Parmetros configurados para los nodos 0 y 1. 6. Switch ATM
Las caractersticas del switch ATM slo varan en la taza de servicio, que en este caso y para simular el ancho de banda del sistema WATM, se ha configurado como 25 Mbps. La lista de parmetros completa para el Switch ATM, segn lo presenta Hydragyrum, se muestra en la figura 4.25
Figura 4.24. Parmetros de los Nodos ATM de la Red ATM/WATM.
4.4.4 Simulacin de la Red ATM/WATM.

Debe quedar claro que el objetivo del desarrollo de esta red ATM/WATM es la de simular el trfico que est involucrado dentro de la Estacin Base y que por lo tanto es el trfico de entrada al Neuroplanificador de ATM Inalmbrico. El receptor ATM puesto en la red ATM/WATM, tiene
cenidet
75
como objetivo recibir todo el trfico generado por las fuentes ATM y WATM. Sin embargo, este es el punto final de las celdas ATM. En realidad, un Neuroplanificador debe estar colocado a la salida de un puerto del Switch ATM. Teniendo en cuenta esto, el trfico que requerimos se obtiene en la conexin de salida del Switch hacia el Nodo ATM. Por esa razn es que al simular la red ATM/WATM, se ha decidido generar los archivos de salida de retardo, de servicio y el archivo de muestreo por eventos del buffer de la cola (figura 4.25).
Figura 4.25. Parmetros del Switch ATM de la red ATM/WATM.
Figura 4.26a. Anlisis de celdas recibidas a la entrada del Switch ATM.
76
cenidet
Para poder considerar los resultados de la simulacin en el uso del Neuroplanificador, se requiere analizar tanto el trfico de celdas que llegan al Switch ATM y el trfico de celdas que el Switch ATM enva hacia el siguiente Nodo ATM. De igual manera es interesante analizar la ocupacin del buffer de la cola de la conexin de la salida del Switch ATM y el anlisis de retardo aplicado a cada celda a la salida de la misma conexin. Las figuras 4.26a. y 4.26b. muestran las celdas recibidas por el Switch y las celdas enviadas por el Switch respectivamente. La figura 4.27 presenta la ocupacin del buffer de la cola de la conexin de salida durante la simulacin. Sin embargo, estos resultados no son adecuados para ser ocupados en el entrenamiento de la red neuronal que ocupar el Neuroplanificador. Se requiere otro formato de presentacin de los resultados obtenidos, sobre todo de las celdas de entrada y salida del Switch ATM. La razn por la que Hydragyrum presenta de esta manera los resultados es por que nicamente est acumulando en un registro las celdas que van llegando o saliendo del Switch ATM. Otra manera de hacerlo es estableciendo un tiempo de muestreo para obtener el nmero de celdas que llegaron al Switch en perodos de tiempo fijos.
Figura 4.26b. Anlisis de celdas enviadas por el Switch ATM. Se ha determinado usar un perodo de muestreo de 2ms, segn lo establecido en [9], ya que es la duracin de una trama para servicios VBR. Para ello, se accede directamente al archivo de salida que genera Hydragyrum, usando un algoritmo de lectura y conversin del archivo de eventos node_switch_connec2_event.dat para las celdas de entrada y el archivo de servicio node_switch_connec2_service.dat para las celdas enviadas. La tabla 4.15 presenta los vectores parciales de tiempo y celdas del archivo de eventos generado por Hydragyrum y los vectores parciales de tiempo de muestreo y celdas recibidas del archivo de salida del algoritmo de conversin. Para generar los diferentes archivos que se requieren se han definido nombres de archivos de salida que pueden ser cambiados; en este caso el archivo que se generara se ha predefinido con el nombre de dswin.dat.
cenidet
77
El resultado preeliminar de este proceso se muestra en la figura 4.27. Los datos de graficacin se han tomado de un archivo dswin.dat generado previamente. Un procedimiento similar se aplica al archivo de servicio generado por Hydragyrum para generar un nuevo archivo ms adecuado a los requerimientos del Neuroplanificador. Los resultados parciales se listan en la tabla 4.16 node_switch_connec2_event.dat
Tiempo (mseg) . . . 0.00196958272043011 0.00196958272043011 0.00198431999999999 0.00200127999999999 . . . 0.0039801633655914 0.00398559999999998 0.00400255999999998 0.00400478272043011 . . Celdas Recibidas
Archivo de salida nuevo: dswin.dat

Tiempo de Muestreo (mseg) Celdas Recibidas (en el Perodo de Muestreo)
147 148 148 148
0.002 0.004 . . .
148.0 137.0 . . .
285 285 285 286
Tabla 4.15. Datos de Entrada y Salida en el algoritmo de conversin de resultados (eventos).
Figura 4.27. Anlisis de celdas recibidas a la entrada del Switch ATM.
78
cenidet
El anlisis del buffer de la cola de la conexin de salida es importante, ya que representa la saturacin o no de la capacidad del Switch ATM para servir las celdas que llegan al puerto de entrada, sin introducir retardos adicionales en cada celda ATM. La figura 4.28 representa la ocupacin del buffer de la cola del Switch ATM; un resultado de la simulacin de la red ATM/WATM en Hydragyrum. Hydragyrum genera muchos ms archivos de salida durante la simulacin; por lo pronto, los archivos presentados hasta ahora, representan los parmetros utilizados durante la generacin del Neuroplanificador de ATM Inalmbrico. Node_switch_connec2_service.dat
Tiempo (mseg) . . . 0.00195039999999999 0.00196735999999999 0.00198431999999999 0.00200127999999999 . . . 0.00396863999999998 0.00398559999999998 0.00400255999999998 0.00401951999999998 . . . Celdas Recibidas
Archivo de salida nuevo: dswo.dat

Tiempo de Muestreo (mseg) Celdas Recibidas (en el Perodo de Muestreo)
114 115 116 117
0.002 0.004 . . .
116.0 118.0 . . .
233 234 235 236
Tabla 4.16. Datos de Entrada y Salida en el algoritmo de conversin de resultados (servicio).
Figura 4.28. Anlisis de ocupacin del buffer de la cola del Switch ATM.
cenidet
79
4.5 Diseo de la Red Neuronal del Neuroplanificador de ATM Inalmbrico
La red neuronal del Neuroplanificador de ATM Inalmbrico es parte fundamental de su funcionamiento. La red neuronal tiene como tarea predecir el siguiente valor de celdas de entrada al Switch ATM tomando los cinco valores anteriores de entrada presentados a la red. El objetivo de esto, como se ha venido presentando a lo largo de este trabajo de investigacin, es determinar el posible valor de celdas de entrada al Switch ATM para que de esa manera, determinar si l mismo, tendr la capacidad de despachar las celdas entrantes, considerando que puedan existir celdas ATM presentes an en la cola de la conexin de salida; o bien, si la cantidad de celdas entrantes es posible despacharlas hacia la terminal ATM conectada a la salida, considerando la tasa de servicio con que cuenta ste. La tabla 4.17 muestra la forma en que se han tomado las secuencias de celdas de entrada y valor de salida. Secuencia de Entrada Calculado 196 145 123 140 114 188 145 123 140 114 188 129 123 140 114 188 129 78 140 114 188 129 78 163 114 188 129 78 163 98 188 129 78 163 98 150 129 78 163 98 150 91 78 163 98 150 91 165 163 98 150 91 165 162 . . . . . . . . . . . . . . . . . . . . . . . . Tabla 4.17. Secuencias de celdas de entrada y valor de salida. Ms adelante se presentan las acciones que toma el Neuroplanificador de ATM Inalmbrico, una vez que la red neuronal le ha entregado la prediccin de celdas de entrada. Tomando en cuenta esto, se ha diseado una red neuronal utilizando el conjunto de herramientas de Redes Neuronales de Matlab [10]. El diseo de la red neuronal comienza estableciendo una red neuronal de tipo lineal. Para ello se utiliza la funcin newlin, que precisamente es una Arquitectura de Red Neuronal Adaptable (ADALINE de Adaptive Linear Neural Network Arquitecture) de Matlab. La razn de utilizar una red lineal es porque a menudo es el tipo de red que se utiliza como filtros adaptables para procesamientos de seales y prediccin.
lr = .0000001; delays = [1 2 3 4 5]; net = newlin(minmax(cat(2,celdas{:})),1,delays,lr);
80
cenidet
Las instrucciones anteriores editadas en Matlab, se utilizan para crear una red lineal utilizando los valores mnimo y mximo de las celdas de entrada para definir el rango de entrada, con un elemento en el vector de salida, utiliza los cinco valores anteriores delay para predecir el siguiente valor, con una tasa de aprendizaje determinada por lr. La figura 4.29, muestra la arquitectura de una red lineal diseada en Matlab.
Figura 4.29. Arquitectura de una Red Neuronal Lineal diseada en Matlab. Una vez creada la red neuronal, el siguiente paso es inicializar los pesos y biases de cada capa de la red utilizando la funcin init de Matlab. En este caso, los pesos y biases de cada capa de la red son inicializados usando la funcin iniFcn definida al momento de crear la red. La funcin newlin utiliza una funcin de iniciacin llamada initlay.
net=init(net);
El tipo de red se entrena usando la funcin adapt, la cul retoma la funcin definida de entrenamiento que en este caso es adaptwb. El algoritmo de funcionamiento es el siguiente. Dada una secuencia de entrada, con ts pasos, la red es actualizada como sigue. Cada paso en la secuencia de entrada se presenta a la red una por una. Los valores de pesos y bias de la red, son actualizados despus de cada paso, antes de que el siguiente paso en la secuencia se presente. La siguiente lnea de programa hace un llamado a la funcin adapt para entrenar la red tomando como datos de entrada, los valores de celdas de entrada al Switch ATM convertidos por el algoritmo de conversin presentado en la seccin anterior.
[net,y,e,Pf,Af]=adapt(net,vecs1,vecs1);
Los argumentos de entrada de la funcin adapt representan en primer lugar el objeto red neuronal (net) ya creado. El argumento vecs1 es el vector de entrada a la red mientras que tambin representa el vector de salida (targets) de la red pues se est llevando a cabo el proceso de prediccin.
cenidet
81
La funcin devuelve el mismo objeto net pero ahora con los valores de pesos y biases actualizados, la primera salida calculada y con base en los valores de entrada de la secuencia, el error e de la red neuronal, las condiciones finales de retardo de entrada Pf y las condiciones finales de retardo de capa Af, esto por supuesto, para la primera secuencia de entrada. Siguiendo el mismo procedimiento, se presentan a la red todas las secuencias de celdas de entrada al Switch ATM y devuelve cada valor de salida. Una vez aplicadas todas las secuencias de entrada por separado a la red neuronal, se le presenta una sola secuencia compuesta por todas las secuencias anteriores y se entrena por un nmero de pasos de entrenamiento hasta que el error se ha minimizado y la salida se aproxima lo suficiente a lo esperado. La figura 4.30 muestra una parte de la simulacin hecha usando la red neuronal creada y entrenada para este propsito.
Figura 4.30. Simulacin parcial del funcionamiento de la red neuronal. La simulacin de la red se lleva a cabo utilizando la funcin sim de Matlab. Como argumentos, esta funcin recibe el objeto net creado y la secuencia de celdas de entrada a simular. Devuelve un vector de valores, en este caso de celdas, el cul aparece en la figura 4.30 junto con la secuencia de celdas de entrada.
y = sim(net,vec1);
La tabla 4.18 muestra la simulacin parcial de la red neuronal creada y entrenada para predecir las celdas de entrada al Switch ATM.
82
cenidet
Celdas de Entrada Celdas Calculadas 196.0 136.1 145.0 141.8 123.0 119.2 140.0 131.2 114.0 122.1 188.0 168.3 129.0 141.4 78.0 94.5 163.0 143.2 98.0 115.7 Tabla 4.18. Simulacin parcial de la red neuronal.
4.6 Acciones del Neuroplanificador de ATM Inalmbrico.

La funcin del neuroplanificador es la de servir las celdas ATM hacia las terminales, tomando en cuenta todos los parmetros de QoS para los diferentes servicios ATM. Las celdas en la cola de salida, son colocadas de acuerdo al retardo de celda establecido y el Neuroplanificador debe evitar que el retardo para cada celda sea rebasado, de lo contrario la celda podra descartarse en el otro extremo; la funcin del Neuroplanificador no es la de descartar celdas retrasadas. Para lograr esto, el Neuroplanificador vigila el trfico presente en la red y evala los posibles problemas de congestionamiento que se pudieran presentar en una condicin y con ello que pudieran causar la corrupcin de una o ms celdas de la cola. Ya se analizaron los esquemas de control de trfico y conformacin de trfico en la seccin 3.2, por lo que en esta seccin, se presentan las acciones que debe llevar a cabo el Neuroplanificador ATM, para cumplir con su objetivo de controlar el trfico y evitar las condiciones de congestionamiento.
4.6.1 Anlisis de Congestionamiento

El anlisis de congestionamiento permite determinar bajo que condiciones se pudieran presentar condiciones de congestionamiento crtico. Un Switch ATM con una tasa de servicio a 25 Mbps y tramas de 2ms, solamente alcanza a servir 118 celdas por cada duracin de trama durante una operacin normal [9]. Esto significa que las celdas restantes no enviadas en este tiempo, sern retenidas en la cola de salida y enviadas en la siguiente trama. Lo que provoca que le sea agregado un retardo adicional a las celdas recibidas. Sin embargo, pueden existir condiciones de congestionamiento que no lleguen a provocar que se descarten las celdas por exceso de retardo aplicado. Si las celdas retenidas en la cola no rebasan las 130 celdas por trama, entonces se puede controlar el envo de aquellas celdas que pertenezcan a servicios en tiempo no real, o bien, disminuir la tasa de bit disponible para las fuentes ABR conectadas a la red. En el caso crtico, cuando las celdas en la cola son demasiadas, esto provocar que el retardo aplicado a las celdas sea demasiado y por lo tanto sern descartadas. Para evitar esta condicin y
cenidet
83
salir de la condicin de congestionamiento, el Neuroplanificador notifica al Control de Admisin de Conexiones (CAC) de la situacin, para suspender la aceptacin de nuevas conexiones mientras no se resuelva el problema de congestionamiento y tambin se reduce la tasa de bit disponible para las fuentes ABR, hasta lograr que el congestionamiento de la red desaparezca. La figura 4.31 muestra una grfica de anlisis de congestionamiento. En realidad la evaluacin se hace sobre la ocupacin del buffer de la cola. Est claro que las celdas que no fueron servidas sern retenidas en este buffer. Sin embargo, con la capacidad de prediccin de trfico del Neuroplanificador, el clculo de las celdas retenidas en el buffer se hace con el valor proporcionado por la red neuronal y de esta manera se determina la cantidad que seguramente se presentar con el siguiente envo y con esto, es posible tomar una o varias de las medidas definidas en el diseo del Neuroplanificador.
Figura 4.31. Anlisis de Congestionamiento.
4.6.2 Control de Flujo ABR

En la figura 4.31 se pueden apreciar dos umbrales de decisin, determinados por la cantidad de celdas que el Switch ATM puede servir a 25 Mbps. Mientras no se rebase el umbral superior, el nivel de congestionamiento no es crtico y se controla el trfico reduciendo la tasa de bit disponible para las fuentes ABR. Este criterio para el control de trfico se conoce como Control de Flujo ABR y ya fue descrito en la seccin 3.2.3. La manera en que se hace el control de flujo ABR utilizando el Hydragyrum como simulador de redes ATM, es reduciendo el parmetro de utilizacin de fuente (Source Utilization) de las fuentes de tipo ABR o la prioridad 2.
84
cenidet
Tambin puede aplicarse un retardo adicional a las celdas que pertenezcan a servicios en tiempo no real, resultando en Hydragyrum un retardo en el comienzo de la transmisin de las fuentes en tiempo no real.
4.6.3 Control de Admisin de Conexiones

Una vez que se ha rebasado el umbral de congestionamiento crtico, se cancela en un tiempo determinado por el algoritmo de control de congestin del Neuroplanificador, la aceptacin de nuevas conexiones a la red y se lleva a cabo una aplicacin de retardo a las celdas pertenecientes a fuentes de tiempo no real, mientras se le da salida a las celdas de aplicaciones en tiempo real. En Hydragyrum la simulacin para el manejo del control de admisin de conexiones, puede hacerse cancelando la activacin de una o ms fuentes, ya sea ABR o VBR, para anular la generacin de celdas en un tiempo determinado y con esto reducir el nivel de congestionamiento.
4.6.4 Conformacin de Trfico

La conformacin de trfico se lleva a cabo al regular la tasa de servicio de las fuentes ABR durante o fuera de las condiciones de congestionamiento. Debido a que las fuentes VBR presentan una tasa de bit variable, el trfico ATM tiende a ser no uniforme, provocando que el uso del ancho de banda no sea el ms eficiente. Teniendo el control sobre la velocidad de las fuentes ABR, la conformacin de trfico permite que el ancho de banda se distribuya de acuerdo a la demanda y a los recursos disponibles entre las terminales conectadas a la red. Por otro parte, la aplicacin de retardos a las celdas de aplicaciones de tiempo no real, suaviza el trfico, por lo que tambin corresponde a conformacin de trfico. En conclusin, se present la herramienta de simulacin que se ha utilizado en este trabajo de investigacin para la simulacin de trfico ATM. Hydragyrum es un simulador de redes ATM basado en celdas que opera directamente sobre la capa AAL5 de ATM. Cuenta con diferentes modelos para los tipos de servicios ATM disponibles y los elementos de red necesarios para establecer una red ATM. Se describi el diseo de la red ATM/WATM considerando el flujo de trfico en la estacin base y cmo estaba relacionado con el Neuroplanificador de ATM Inalmbrico. Una vez propuesto el diseo, se determinaron los parmetros de simulacin para el ambiente ATM Inalmbrico. Se presentaron las herramientas de Matlab para la creacin de la red neuronal del Neuroplanificador y se describi el procedimiento de entrenamiento y simulacin de la misma. Finalmente se describieron brevemente las acciones que el Neuroplanificador toma una vez que se han analizado las condiciones de congestionamiento de la red. El siguiente captulo presenta los resultados completos de este trabajo de simulacin y presenta la interfaz Analyzer diseada en Matlab, para que el usuario de este Neuroplanificador tenga acceso a todas sus caractersticas de una manera cmoda y sencilla.
cenidet
85
4.7 Referencias
[1] [2] Mikkonen, Jouni, Wireless ATM Overview, Nokia Mobile Phones, Finland, 1995. Kubbar, Osama [et al], Multiple Access Protocols For Wireless ATM: Problems Definition and Design Objectives, IEEE Communications Magazine, November 1997. Andrade N. Luis E., Hydragyrum: Network Simulation Environment, Programming Manual Versin 1.0, State University of Campinas, 1999. ATM Forum Technical Committee, ATM User-Network Interface Specification, The ATM Forum, Version 3.1, September, 1994. ATM Forum Technical Committee, Traffic Management Specification, The ATM Forum, Version 4.1, March, 1999. Qiu, Xiaoxin [et al], A Multiple Access Scheme for Multimedia Traffic in Wireless ATM, Communication Sciences Institute, University of Southern California, Los Angeles, CA., 1997. Cagri I. Orhan. [et al], Available Bit Rate Congestion Control in ATM Networks: Developing Explicit Rate Control Algorithms, IEEE Control Systems Magazine, pp. 38 56, February 2001. Theodorou, Pavlos [et al], ATM Infrared Wireless LANs: A Proposed Architecture, IEEE Communications Magazine, December 1998. Biswas, S. K. [et al], User Parameter Control Base Bandwidth Allocation for VBR Video in Wireless ATM Links, NEC USA Inc. C&C Research Laboratories, 1997. Demuth, Howard [et al], Neural Network Toolbox: For use with Matlab, The Mathworks Inc. Users Guide Version 4, USA September 2000.
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
86
cenidet
Captulo
Resultados de la Simulacin
5.1 Introduccin
Este captulo contiene las simulaciones y los resultados que se obtuvieron en el Neuroplanificador de WATM diseado durante este trabajo de investigacin. Todo el desarrollo del Neuroplanificador se llev a cabo en Matlab 5.3, por lo tanto se ha diseado una plataforma de simulacin que incluye desde la creacin de redes ATM directamente de Matlab, la obtencin de datos de simulacin de la red ATM/WATM de Hydragyrum, el entrenamiento y simulacin de la red neuronal que usa el Neuroplanificador para la prediccin de trfico VBR y ABR, hasta el anlisis de congestin que se puede presentar en la red ATM.
5.2 Creacin de la Red ATM/WATM

En el captulo 4 se present la forma en que se diseaba la red ATM/WATM usando el simulador de redes ATM Hydragyrum. En este trabajo se ha creado un mecanismo paralelo para generar los archivos usados por Hydragyrum y que contienen todos los parmetros de configuracin de la red ATM analizada. Hydragyrum genera un archivo con extensin .scl el cul representa la red ATM que va a ser simulada. Este es un archivo que puede ser editado y est integrado por las partes que en seguida se mencionan.
Contiene una lista con los modelos usados en la red. Cada lnea agregada, representa el tipo de elemento agregado (interf block); en el caso de los modelos usados, ste es el icono asignado a cada modelo, figura 5.1, el nombre asignado al elemento simulado (ej. Nodo_1), el modelo empleado en la simulacin (ej. node.dll) y la posicin en la interfaz de simulacin grfica de Hydragyrum (ej. 100 200) del modelo usado. Estos son los componentes de la red ATM/WATM diseada en la seccin 4.4.2 del captulo 4.
interf interf interf interf interf interf interf interf interf block block block block block block block block block Nodo_1 node.dll 100 200 Nodo_2 node.dll 100 400 Nodo_3 node.dll 200 200 Switch_1 node_switch.dll 100 300 Receptor_1 receiver.dll 100 500 Fuente_1 source.dll 100 100 Fuente_2 source.dll 200 100 Fuente_3 source.dll 300 100 Fuente_4 source.dll 400 100
Figura 5.1 Segmento de componentes que integran la red ATM/WATM simulada.
5.2.1 Elementos de la Red ATM/WATM

En este trabajo se ha programado una interfaz de creacin de la red ATM. La ventana principal contiene todos los modelos usados por Hydragyrum hasta el momento. Una red ATM bsica debe contener una fuente generadora de trfico, dos nodos ATM, un switch ATM y un receptor de trfico ATM. La red ATM/WATM de la seccin 4.4.2 contiene cuatro fuentes ATM, tres nodos ATM, un Switch ATM y un receptor. Al momento de ejecutar la funcin crearscl se encuentran activados los elementos bsicos de la red. En este caso, figura 5.2, la red contiene los elementos necesarios de acuerdo a la red ATM/WATM creada. Cada elemento puede configurarse en forma individual.
Figura 5.2 Funcin crearscl para la creacin de Redes ATM/WATM.
88
cenidet
Resultados de la simulacin
Siguiendo la secuencia lgica del archivo de simulacin, antes de la definicin de parmetros para cada elemento de la red, se encuentran especificadas las conexiones fsicas, de red y de datos entre los elementos mismos.
5.2.2 Conexiones entre los Elementos de la Red ATM/WATM

La figura 5.3 muestra los elementos de cada lnea usada para definir una conexin fsica. En la figura 5.3, cada lnea agregada comienza con el tipo de elemento agregado (interf line); en este caso, representa una lnea de conexin ente dos elementos. Se incluye el nombre de la conexin definida (ej. Connec_1), se agregan los nombres de los elementos interconectados (ej. Fuente_1 Nodo_1) las capas de conexin de cada uno de los elementos involucrados (ej. SOURCE_CONSTANT INTERFACE) y las posiciones inicial y final de la conexin (ej. 152 125 RIGHT 200 117 LEFT).
interf interf interf interf interf interf interf interf line line line line line line line line Connec_1 Connec_2 Connec_3 Connec_4 Connec_5 Connec_6 Connec_7 Connec_8 Fuente_1 Nodo_1 SOURCE_CONSTANT INTERFACE 152 125 RIGHT 200 Fuente_2 Nodo_1 SOURCE_CONSTANT INTERFACE 152 225 RIGHT 200 Fuente_3 Nodo_3 SOURCE_CONSTANT INTERFACE 152 325 RIGHT 200 Fuente_4 Nodo_3 SOURCE_CONSTANT INTERFACE 152 425 RIGHT 200 Nodo_1 Switch_1 OUTPUT INPUT 254 146 RIGHT 300 128 LEFT Nodo_3 Switch_1 OUTPUT INPUT 254 246 RIGHT 300 128 LEFT Switch_1 Nodo_2 OUTPUT INPUT 350 142 RIGHT 400 134 LEFT Nodo_2 Receptor_1 INTERFACE END 454 118 RIGHT 500 126 LEFT 117 117 217 217 LEFT LEFT LEFT LEFT
Figura 5.3 Segmento de conexiones que integran la red ATM/WATM simulada. El programa diseado para generar las conexiones entre elementos, figura 5.4, se activa al momento de la creacin de la red ATM. Est pensado para evitar reconexiones entre elementos ya interconectados y siguiendo el orden de jerarqua de conexiones para eliminar las conexiones entre aquellos elementos que no pueden conectarse entre s.
Figura 5.4 Funcin conectscl para las conexiones entre elementos de la red ATM/WATM.
cenidet
89
Considerando la misma red ATM bsica de la figura 5.2, las fuentes y receptores ATM solamente se pueden conectar con la capa de interfaz de cualquier nodo ATM; mientras que los nodos nicamente pueden conectar su capa de salida con la capa de entrada de cualquier Switch ATM. Los Switches ATM son los nicos elementos que pueden conectarse con otro Switch ATM existente en la red o bien con la capa de entrada de cualquier nodo ATM. Referente a la configuracin de los parmetros de la red, las conexiones de salida de cualquier Switch con cualquier nodo o Switch ATM son las nicas que se configuran en este punto del programa, ya que se est configurando la cola de salida del Switch.
5.2.3 Conexiones de Red de la Red ATM/WATM

Siguiendo el orden de jerarqua de conexiones, el archivo de simulacin contiene las conexiones de red establecidas entre los nodos presentes en la red. La figura 5.5 muestra las conexiones de red entre dos nodos de la red ATM/WATM diseada, pasando obviamente a travs del Switch ATM.
create netconnection NC_1 NC addconnec NC_1 Connec_5 addconnec NC_1 Connec_7 complete nc NC_1 Nodo_1 Nodo_2 create netconnection NC_2 NC addconnec NC_2 Connec_6 addconnec NC_2 Connec_7 complete nc NC_2 Nodo_3 Nodo_2
Figura 5.5. Segmento de conexiones de red que integran la red ATM/WATM simulada. La interfaz diseada para la generacin de conexiones de red entre los nodos ATM, se muestra en la figura 5.6. Las conexiones de red entre nodos puede darse siguiendo diferentes trayectorias a travs de los Switches ATM.
Figura 5.6. Funcin conectncscl para las conexiones de red entre nodos de la red ATM/WATM.
90
cenidet
Si embargo, el circuito virtual establecido al momento de establecerse la conexin, permanece hasta que concluye la comunicacin entre dos terminales ATM. Tomando en consideracin esto, al momento de establecer al conexin de red entre dos nodos ATM, debe seleccionarse la que permanecer durante toda la comunicacin. La interfaz de conexiones de red no se activa cuando no se generan conexiones entre los elementos de la red. Esto slo establece que el archivo de simulacin generado por la funcin crearscl no contendr los segmentos de conexiones, conexiones de red y conexiones de datos. Esto no significa que el archivo de simulacin deje de ser funcional y puede ser cargado por el simulador Hydragyrum.
5.2.4 Conexiones de Datos de la Red ATM/WATM

Una vez fijadas las conexiones de red, pueden crearse las conexiones de datos entre las fuentes y receptores ATM de la red. Para ello se utilizan las conexiones de red activadas y solamente se establece una conexin de datos si existe una conexin de red que conecte la fuente y el receptor involucrados. La figura 5.7 muestra las conexiones de datos establecidas entre las fuentes y el receptor dentro de una red ATM/WATM diseada.
create dataconnection DC_0 DC addnetconnec DC_0 NC_1 complete dc DC_0 Fuente_1 Receptor_1 create dataconnection DC_1 DC addnetconnec DC_1 NC_1 complete dc DC_1 Fuente_2 Receptor_1 create dataconnection DC_2 DC addnetconnec DC_2 NC_2 complete dc DC_2 Fuente_3 Receptor_1 create dataconnection DC_3 DC addnetconnec DC_3 NC_2 complete dc DC_3 Fuente_4 Receptor_1
SOURCE_CONSTANT END SOURCE_CONSTANT END SOURCE_CONSTANT END SOURCE_CONSTANT END
Figura 5.7 Segmento de conexiones de datos que integran la red ATM/WATM simulada. La figura 5.8 representa la funcin conectdcscl usada para la creacin de las conexiones de datos de la red ATM/WATM.
5.2.5 Configuracin de los Nodos ATM

Retomando la configuracin de parmetros de los elementos de la red ATM/WATM, cada elemento de la red puede ser configurado individualmente. Esto no significa que necesariamente deben ser configurados antes de ejecutar el simulador Hydragyrum; ya que con la sola definicin del elemento, este es reconocido por Hydragyrum usando los parmetros predefinidos durante la simulacin. Sin embargo, una vez cargado el archivo de simulacin en Hydragyrum y su posterior actualizacin en disco, son puestos en el archivo de simulacin todos los parmetros de configuracin para cada uno de los elementos de la red, respetando los ya definidos y agregando los no existentes. La figura 5.9 representa el segmento de configuracin de cada Nodo ATM tal y como se almacena en el archivo de simulacin usado por Hydragyrum.
cenidet
91
Figura 5.8. Funcin conectdcscl para las conexiones de datos entre nodos de la red ATM/WATM.
param block "Nodo_1" "OutPut Files" "string" 6 4 "Nodo_1_INTERFACE_delay.dat" "Log file for the total cell delay in the network." "DATA" "OFF" "Nodo_1_INTERFACE_input.dat" "Log file for the node input traffic." "DATA" "OFF" "Nodo_1_QUEUE_event.dat" "Log file for the event sampling of the buffer." "DATA" "OFF" "Nodo_1_QUEUE_evservice.dat" "Log file for the event sampling of the buffer." "DATA" "OFF" "Nodo_1_QUEUE_stat.dat" "BTE queueing system statistics." "TEXT" "OFF" "Nodo_1_QUEUE_delay.dat" "Log file for the cell delay in the queueing system." "DATA" "OFF" "List of Block Output Files." "SHOW" param layer "Nodo_1" "INTERFACE" "Generate Input Traffic File" "int" 1 1 0 "Generate the file with the input traffic for this node" "SHOW" param layer "Nodo_1" "INTERFACE" "Generate Delay File" "int" 1 1 0 "Generate the output file with cell delays." "SHOW" param layer "Nodo_1" "INTERFACE" "Cell Packetization Delay" "double" 1 1 1e-08 "Delay to process a cell in the interface (seconds)." "SHOW" param queue "Nodo_1" "QUEUE" "Service Rate" "double" 1 1 1.55e+08 "Service rate (cells / second)." "SHOW" param queue "Nodo_1" "QUEUE" "Queue Capacity" "long" 1 1 100000000 "Queue storage capacity (cells)." "SHOW" param queue "Nodo_1" "QUEUE" "Queue Size" "long" 1 1 0 "Queue size (cells)." "SHOW" param queue "Nodo_1" "QUEUE" "Queue ReceivedCells" "double" 1 1 0 "Number of cells received by the queue." "SHOW" param queue "Nodo_1" "QUEUE" "Queue SentCells" "double" 1 1 0 "Number of cells sent by the queue." "SHOW" param queue "Nodo_1" "QUEUE" "Discarded Cells" "double" 1 1 0 "Number of cells discarded by the queueing system." "SHOW" param queue "Nodo_1" "QUEUE" "Propagation Delay" "double" 1 1 3.33333e-08 "Delay to trasmit a frame in the physical medium (seconds)." "SHOW" param queue "Nodo_1" "QUEUE" "Distance" "double" 1 1 10 "Length of the connection physycal link (meters)." "SHOW" param queue "Nodo_1" "QUEUE" "Generate Delay File" "int" 1 1 0 "Generate the output file with cell delays." "SHOW" param queue "Nodo_1" "QUEUE" "Generate Statistics" "int" 1 1 0 "Switch ON(1) or OFF(0) the generation of the statistics output file" "SHOW" param queue "Nodo_1" "QUEUE" "Trigger by Service Event" "int" 1 1 0 "Switch ON(1) or OFF(0) the sampling of buffer service events." "SHOW"
Figura 5.9 Segmento configuracin de un Nodo ATM en la red ATM/WATM simulada.
92
cenidet
La figura 5.10 muestra la interfaz nodoscl para la configuracin de cada uno de los nodos de la red. No es necesario describir la interfaz ni cada uno de los parmetros de configuracin, pues ya fueron descritos en la seccin 4.3.2.1.
Figura 5.10. Configuracin de los parmetros del Nodo ATM.
5.2.6 Configuracin de los Switches ATM

La figura 5.11 representa la interfaz switchscl para la configuracin de cada uno de los Switches ATM. En esta interfaz solamente aparece el parmetro Retardo de Celda (Processing Delay) del Switch. Ya que los parmetros para cada conexin de salida aparecen ms adelante.
Figura 5.11. Configuracin de los parmetros del Switch ATM.
cenidet
93
5.2.7 Configuracin del Receptor ATM
El archivo de simulacin incluye el segmento en el que estn definidos los parmetros para una aplicacin receptora de trfico en la red ATM. Los archivos que se pueden generar durante la simulacin de un receptor ATM incluyen los archivos de retardo de celda y trama, los archivos de variacin de retardo de trama y celda, etc. La figura 5.12 muestra el segmento referido en el archivo de simulacin mientras que la figura 5.13 muestra la interfaz rxscl diseada para la configuracin de los parmetros del receptor de celdas de la red ATM/WATM diseada.
param block "Receptor_1" "OutPut Files" "string" 6 4 "Receptor_1_END_packetjitter.dat" "Receiver packet jitter log file." "DATA" "OFF" "Receptor_1_END_celljitter.dat" "Receiver cell jitter log file." "DATA" "OFF" "Receptor_1_END_packetdelay.dat" "Receiver packet delay log file." "DATA" "OFF" "Receptor_1_END_celldelay.dat" "Receiver cell delay log file." "DATA" "OFF" "Receptor_1_END_stat.dat" "Receiver statistics." "TEXT" "OFF" "Receptor_1_END_timedelay.dat" "Time sampling of delay" "DATA" "OFF" "List of Block Output Files." "SHOW" param layer "Receptor_1" "END" "Sampling Interval" "double" 1 1 0.1 "Sampling Interval for the time sampling analysis" "SHOW" param layer "Receptor_1" "END" "LogVarianceStep" "int" 1 1 1 "Sampling step of variance values in the cell and packet jitter files" "SHOW" param layer "Receptor_1" "END" "LogPacketDelayVariance" "int" 1 1 0 "Set (1) or reset(0) the log of packet delay variance in the statistcs file" "SHOW" param layer "Receptor_1" "END" "LogCellDelayVariance" "int" 1 1 0 "Set (1) or reset(0) the log of cell delay variance in the statistcs file" "SHOW" param layer "Receptor_1" "END" "Generate Delay Time Sample" "int" 1 1 0 "Set (1) or reset(0) the generation of delay sampling with constant time interval" "SHOW" param layer "Receptor_1" "END" "Generate Packet Jitter File" "int" 1 1 0 "Set (1) or reset(0) the generation of cell delay log file" "SHOW" param layer "Receptor_1" "END" "Generate Cell Jitter File" "int" 1 1 0 "Set (1) or reset(0) the generation of cell delay log file" "SHOW" param layer "Receptor_1" "END" "Generate Packet Delay File" "int" 1 1 0 "Set (1) or reset(0) the generation of cell delay log file" "SHOW" param layer "Receptor_1" "END" "Generate Cell Delay File" "int" 1 1 0 "Set (1) or reset(0) the generation of packet delay log file" "SHOW" param layer "Receptor_1" "END" "Generate Statistics File" "int" 1 1 0 "Set (1) or reset(0) the generation of statistics log file" "SHOW" param layer "Receptor_1" "END" "Number Of Received Cells" "long" 1 1 0 "Total number of cells received." "SHOW" param layer "Receptor_1" "END" "Number Of Received Packets" "long" 1 1 0 "Total number of packets received." "SHOW"
Figura 5.12 Segmento configuracin del receptor ATM en la red ATM/WATM simulada.
5.2.8 Configuracin de la fuente ON-OFF ATM

La figura 5.14 muestra la interfaz txofscl usada para la configuracin de los parmetros de las fuentes ON-OFF usadas en la red ATM/WATM. Por supuesto, tambin est presente en el archivo de simulacin, el segmento de definicin de parmetros para cada fuente ATM. la figura 5.15, representa el segmento de configuracin para la primera fuente de la red ATM/WATM diseada en la seccin 4.4.2. Una interfaz similar se utiliza para configurar cada uno de los tipos de fuentes soportadas por Hydragyrum, con las diferencias necesarias para los diferentes parmetros propios de cada tipo de fuente.
94
cenidet
Figura 5.13. Configuracin de los parmetros del receptor ATM.
Figura 5.14. Configuracin de los parmetros de la fuente ON-OFF ATM. De acuerdo a lo presentado en la seccin 4.3.3, existen cinco modelos ms de fuentes ATM soportados actualmente en Hydragyrum. En este trabajo de investigacin, tambin se han creado las funciones para la configuracin de cada una de estas fuentes. La tabla 5.1 muestra el nombre del modelo de fuente ATM y la funcin programada para su configuracin.
5.2.9 Configuracin de la cola de salida del Switch ATM

Como se estableci en la seccin 5.2.6, un Switch puede estar conectado a ms de un nodo ATM o bien a ms de un Switch ATM. La conexin puede ser en ambos sentidos. Sin embargo, un Switch
cenidet
95
ATM utiliza una cola de salida para cada conexin de salida, ya sea hacia cualquier Nodo ATM o a cualquier Switch ATM. Cada una de estas colas debe ser configurada en forma independiente y para ello tambin se ha diseado una interfaz. La funcin outconectscl se activa desde la ventana de creacin de conexiones fsicas entre los elementos de red. Siempre y cuando se conecte la capa de salida de un Switch ATM con cualquier nodo o Switch, se activa el botn de configurar, precisamente para definir los parmetros de la cola de salida activa. La figura 5.16 muestra la interfaz de configuracin de la cola y los parmetros que se pueden configurar.
param layer "Fuente_on_off_1" "SOURCE_ON_OFF_SRC" "Source Rate" "double" 1 1 18.75e+06 "Mean source rate in (bits / seconds) of the ON/OFF process." "SHOW" param layer "Fuente_on_off_1" "SOURCE_ON_OFF_SRC" "SourceUtilization" "double" 1 1 0.4 "Source utilization as a percentage of the source rate." "SHOW" param layer "Fuente_on_off_1" "SOURCE_ON_OFF_SRC" "Start Delay" "double" 1 1 0 "Delay to start packet transmition." "SHOW" param layer "Fuente_on_off_1" "SOURCE_ON_OFF_SRC" "Packet Limited" "int" 1 1 1 "Finish the transmition when it reaches Max Number Of Packets For Trasmition." "SHOW" param layer "Fuente_on_off_1" "SOURCE_ON_OFF_SRC" "Time Limited" "int" 1 1 0 "Finish the transmition at Final Transmition Time." "SHOW" param layer "Fuente_on_off_1" "SOURCE_ON_OFF_SRC" "Max Number Of Packets For Trasmition" "double" 1 1 100000 "Total number of packets to be trasmited by the source." "SHOW" param layer "Fuente_on_off_1" "SOURCE_ON_OFF_SRC" "Final Transmition Time" "double" 1 1 1e06 "Transmition end time ( s ) to stop the source activity." "SHOW" param layer "Fuente_on_off_1" "SOURCE_ON_OFF_SRC" "Priority" "int" 1 1 4 "Priority of the packets sent by the source." "SHOW" param layer "Fuente_on_off_1" "SOURCE_ON_OFF_SRC" "Number Of Trasmited Packets" "double" 1 1 0 "Total number of packets trasmited by the source." "SHOW" param layer "Fuente_on_off_1" "SOURCE_ON_OFF_SRC" "Stop Time" "double" 1 1 0 "End time of the source activity." "SHOW"
Figura 5.15 Segmento configuracin del receptor ATM en la red ATM/WATM simulada. Modelo de Fuente ATM Funcin Programada Fuente Constante txscl Fuente Exponencial txexpscl Fuente Archivo txfilescl Fuente Archivo en Tiempo txfiletscl Fuente IPP txippscl Tabla 5.1 Funciones programadas para los diferentes modelos de fuentes ATM. En la figura 5.16 puede verse que se han activado la generacin de los archivos de servicio (Generate Service File) y de retardo (Generate Delay File), adems de que se lleva a cabo un anlisis del buffer de la cola (Trigger By Event Status). De acuerdo al diseo de la red ATM/WATM hecho en la seccin 4.4.2, se ha configurado la tasa de servicio de salida a 25 Mbps, ya que es el ancho de banda del canal inalmbrico propuesto en este trabajo de investigacin. En la figura 5.17 aparece el segmento de parmetros de configuracin para una cola de salida del Switch ATM tal y como aparece en el archivo de simulacin creado y usado por Hydragyrum.
96
cenidet
Figura 5.16. Configuracin de la cola de salida del Switch ATM.

param block "Switch_1" "OutPut Files" "string" 5 4 "Switch_1_Connec_7_event.dat" "Log file for the event sampling of the buffer." "DATA" "OFF" "Switch_1_Connec_7_stat.dat" "Log file for the statistics collected in the switch." "TEXT" "OFF" "Switch_1_Connec_7_delay.dat" "Log file for the cell delay in the switch queueing system." "DATA" "OFF" "Switch_1_Connec_7_service.dat" "Log file for the cell service time in the switch queueing system." "DATA" "OFF" "Switch_1_Connec_7_time.dat" "Log file for the queue state variables sampled at a constant rate." "DATA" "OFF" param block "Switch_1" "Processing Delay" "double" 1 1 1e-09 "Delay to switch a cell in seconds." "SHOW" param queue "Switch_1" "Connec_7" "Service Rate" "double" 1 1 25e+06 "Service rate (cells / second)." "SHOW" param queue "Switch_1" "Connec_7" "Queue Size" "long" 1 1 0 "Queue size (cells)." "SHOW" param queue "Switch_1" "Connec_7" "Queue Capacity" "long" 1 1 100000000 "Queue storage capacity (cells)." "SHOW" param queue "Switch_1" "Connec_7" "Queue SentCells" "double" 1 1 0 "Number of cells sent by the queue." "SHOW" param queue "Switch_1" "Connec_7" "Queue ReceivedCells" "double" 1 1 0 "Number of cells received by the queue." "SHOW" param queue "Switch_1" "Connec_7" "Discarded Cells" "double" 1 1 0 "Number of cells discarded by the queueing system." "SHOW" param queue "Switch_1" "Connec_7" "Propagation Delay" "double" 1 1 3.33333e-08 "Delay to trasmit a frame in the physical medium." "SHOW" param queue "Switch_1" "Connec_7" "Distance" "double" 1 1 10 "Length of the port physical connection." "SHOW" param queue "Switch_1" "Connec_7" "Trigger By Event Status" "int" 1 1 1 "Switch ON or OFF the by event sampling of buffer statistics." "SHOW" param queue "Switch_1" "Connec_7" "Sampling Interval" "double" 1 1 0.1 "Sampling interval used to sample queue state variables" "SHOW" param queue "Switch_1" "Connec_7" "Generate Time Sample" "int" 1 1 0 "Generate the output filw with time samples of queue state variables" "SHOW" param queue "Switch_1" "Connec_7" "Generate Service File" "int" 1 1 1 "Generate the output file with cell service instants." "SHOW" param queue "Switch_1" "Connec_7" "Generate Delay File" "int" 1 1 1 "Generate the output file with cell delays." "SHOW" param queue "Switch_1" "Connec_7" "Generate Statistics File" "int" 1 1 0 "Generate the output to the statistics file." "SHOW"
Figura 5.17 Segmento configuracin del receptor ATM en la red ATM/WATM simulada.
cenidet
97
5.3 Presentacin de Analyzer
Las funciones hasta ahora presentadas, forman parte de un programa ms completo diseado en este trabajo de investigacin. Analyzer es el nombre del programa diseado en Matlab 5.3 para el Neuroplanificador de WATM. Es un programa que utiliza una Interfaz Grfica de Usuario (GUI de Graphical User Interface) para ofrecer un uso sencillo y fcil de manejar las capacidades del Neuroplanificador de ATM Inalmbrico. Permite la creacin de redes ATM/WATM para ser simuladas, el anlisis de redes, antes creadas y guardadas en disco, el anlisis de trfico de entrada y salida en una o ms conexiones de cualquier Switch ATM usando las funciones de conversin de resultados generados por Hydragyrum, el entrenamiento de la red neuronal usada por el Neuroplanificador de WATM para la prediccin de trfico, las funciones propias del Neuroplanificador como la conformacin de trfico, la aplicacin de retardos, el control de velocidad de las fuentes ABR, etc. La figura 5.18, muestra el aspecto normal de Analyzer al momento de ser ejecutado.
Figura 5.18. Interfaz Grfica de Usuario del programa Analyzer. Analyzer se desarroll desarrollado para invocar directamente desde la interfaz de usuario, el simulador de redes ATM Hydragyrum. Esto ofrece una herramienta ms verstil, ya que el simulador puede ser invocado inmediatamente despus de haberse creado la red ATM/WATM para su simulacin. Para ello la ruta del simulador Hydragyrum debe estar definida tanto en el directorio de trabajo de Analyzer, como en el archivo Autoexec.bat. La figura 5.19 muestra la funcin opciones de configuracin creada para definir la ruta de programa de simulacin.
98
cenidet
Figura 5.19. Configuracin del Simulador ATM.
5.3.1 Simulacin de la Red ATM/WATM

En la seccin 4.4.4 se present la simulacin de la red ATM/WATM usando Hydragyrum. En Analyzer, la simulacin de la red se lleva a cabo una vez que se ha creado la red, usando la funcin crearscl. Cuando se ha creado la red se invoca directamente el simulador Hydragyrum, el cul debe generar los archivos de servicio (Generate Service File, ej. Switch_1_Connec_7_service.dat); de retardo (Generate Delay File, ej. Switch_1_Connec_7_delay.dat) y de ocupacin del buffer (Trigger By Event Status, ej. Switch_1_Connec_7_event.dat). Si la simulacin se lleva a cabo correctamente, entonces son cargados estos archivos al espacio de Analyzer para llevar a cabo el anlisis de celdas.
5.4 Anlisis de Celdas

El anlisis de celdas comprende las celdas que llegan al Switch ATM, las celdas que son servidas desde el Switch ATM, las celdas almacenadas en el buffer del Switch, el anlisis de retardo aplicado a las celdas y la comparacin de celdas de entrada y salida en el Switch.
5.4.1 Celdas Recibidas en el Switch ATM

En la seccin 4.4.4 se explic la razn por la que los resultados obtenidos del simulador Hydragyrum, no eran adecuados para su uso en el Neuroplanificador de WATM. Para ello se describi la necesidad de convertir estos resultados a otro formato de presentacin. La figura 5.20 muestra la ventana de conversin de resultados en la que aparece el tiempo de muestreo (0.002 seg) usado para la conversin y la duracin de simulacin del archivo de eventos. Cuando se ejecuta la opcin Celdas recibidas del men Celdas, aparece esta ventana y devuelve como resultado de conversin el anlisis de celdas de entrada al Switch ATM, mostrado en la figura 5.21.
cenidet
99
Figura 5.20. Anlisis de celdas de entrada al Switch ATM.
Figura 5.21 Anlisis de celdas recibidas a la entrada del Switch ATM. Los resultados obtenidos son almacenados en un archivo .dat, el cul ser usado durante el entrenamiento de la red neuronal. El nombre predefinido para el archivo de salida del anlisis de celdas de entrada es dswin.dat.
5.4.2 Celdas entregadas por el Switch ATM

Un procedimiento similar se lleva a cabo con las celdas servidas por el Switch ATM. Este anlisis se lleva a cabo en analyzer usando la funcin Celdas Entregadas en el men Celdas. Es conveniente que ambos anlisis (celdas de entrada y celdas de salida), estn realizados con la misma tasa de muestreo, esto es, muestras cada 2 mseg. La figura 5.22 muestra las celdas que son servidas por el Switch ATM analizadas cada 2 mseg. Al igual que en el anlisis de celdas de entrada, los resultados del anlisis de salida se guardan en un archivo .dat. El nombre predefinido para el archivo de salida es dswo.dat. Est claro que la tasa de celdas de entrada no necesariamente debe ser igual a la tasa de celdas de salida del Switch. Aqu es donde se hace imprescindible el uso del neuroplanificador para determinar en que
100
cenidet
medida se estn retrasando las celdas en ser servidas (de acuerdo a la clase de QoS especificada en el contrato de trfico).
Figura 5.22 Anlisis de salida del Switch ATM: muestras tomadas cada 2 mseg.
5.4.3 Comparacin de Entrada-Salida

Para llevar a cabo un anlisis rpido de lo que est ocurriendo dentro del Switch ATM, puede hacerse uso de la funcin de Comparacin del men Celdas de entrada-salida. Esta funcin permite establecer en una misma grfica, los comportamientos de entrada (celdas recibidas) y salida (celdas entregadas) en el Switch ATM. sta es la funcin Comparacin del men Celdas. La figura 5.23 muestra el resultado de comparacin. Este procedimiento de comparacin slo permite comparar las celdas de entrada con respecto a las celdas de salida. Sin embargo, usando la funcin Graficar Archivo del men Herramientas pueden compararse ms de dos archivos sobre una misma grfica. Los archivos a graficar deben contener datos tomados en intervalos iguales, aunque no necesariamente durante el mismo tiempo de simulacin.
5.4.4 Ocupacin del Buffer de la Cola de Salida

El anlisis de ocupacin del buffer permite analizar cuantas celdas estn siendo retenidas en la cola del Switch, mientras se intenta entregar las celdas recibidas. La ocupacin del buffer est totalmente relacionada con el retardo aplicado a las celdas ATM antes de ser servidas. La ocupacin del buffer determina en un momento dado, el nivel de congestionamiento presente en el Switch ATM. En la figura 5.22 se puede observar claramente que el Switch ha llegado a su lmite de capacidad de transmisin de celdas (120 celdas cada 2 mseg aproximadamente). Esto significa que las celdas de
cenidet
101
entrada restantes deben ser retenidas hasta poder ser transmitidas, lo que implica sumarle a stas un retardo que en ocasiones puede ser demasiado grande para las aplicaciones en tiempo real, como los servicios rt-VBR. La figura 5.24, muestra la ocupacin del buffer. Esta es la funcin Ocupacin del Buffer del men Celdas.
Figura 5.23 Comparacin de Entrada-Salida en el Switch ATM.
Figura 5.24. Ocupacin del Buffer de la Cola de Salida del Switch ATM.
102
cenidet
5.5 La Red Neuronal del Neuroplanificador

El men Red Neuronal de Analyzer est formado por cuatro funciones, que comprenden la generacin de vectores de entrenamiento para la red neuronal, el entrenamiento mismo de la red neuronal, la presentacin de los parmetros de la estructura de la red neuronal y la simulacin.
5.5.1 Entrenamiento de la Red Neuronal

El entrenamiento de la red neuronal se lleva a cabo utilizando el anlisis de celdas de entrada al Switch ATM. Esto es, se utiliza el archivo generado en el anlisis de celdas (ej. dswin.dat) para entrenar la red hasta el punto en que se alcanza uno de dos parmetros de entrenamiento: el nmero de pocas de entrenamiento, o bien, se ha alcanzado el valor especificado para el error de precisin.
Figura 5.25. Entrenamiento de la Red Neuronal: a) Secuencia de entrada y primera prediccin, b) Epocas de entrenamiento, c) Secuencia de entrada y aproximacin despus de terminado el entrenamiento y d) Error de prediccin. En la figura 5.25a se aprecian dos seales distintas: La primera, la que presenta una variacin de amplitudes constante, es la secuencia de celdas de entrada al Switch, obtenida en el anlisis de celdas. La segunda es la primera prediccin que hace la red neuronal al presentarse el patrn de celdas de entrada.
cenidet
103
La figura 5.25b es el entrenamiento de la red neuronal. Es una grfica del nmero de pocas usadas para el entrenamiento, en este caso limitado a 500 y el error de precisin en la prediccin de las celdas de entrada. Aqu se puede observar que no se logra el error deseado (Goal = 0.01), debido a que se ha alcanzado el nmero mximo de pocas de entrenamiento. Sin embargo, y a pesar de que no se logr el objetivo deseado, la figura 5.25c muestra las mismas seales que la grfica de la figura 5.25a, pero en este caso; la seal de prediccin es mucho ms cercana a la seal real (la sigue). Es necesario mencionar que el procedimiento de prediccin, permite predecir el valor de la cantidad de celdas que llegarn al Switch ATM una unidad de tiempo adelante, considerando los ltimos cinco valores de entrada a la red. La figura 5.25d muestra la grfica del error de prediccin de la red neuronal. Este error es la diferencia entre la cantidad de celdas de entrada reales a la red neuronal y la cantidad de celdas de entrada calculadas por prediccin.
5.5.2 Configuracin de la Red Neuronal

Una vez entrenada la red neuronal, Analyzer presenta, a travs de la funcin Configuracin del men Red Neuronal, la configuracin de la red neuronal. Toda la informacin de la estructura la genera Matlab a travs de un objeto conocido como net. Este objeto contiene toda la informacin de la red neuronal (neuronas de entrada, neuronas de salida, nmero de capas, capas ocultas, entradas, salidas, funciones de entrenamiento, pesos de entrada, pesos de capa, etc.). La informacin se presenta en forma de estructuras (ver Tabla 5.2). La figura 5.26 es la interfaz grfica de la funcin netdata2, que analyzer utiliza para presentar los parmetros de la configuracin de la red neuronal. En esta interfaz se muestran los mismos valores contenidos en la tabla 5.2, agrupados de igual manera (arquitectura, estructuras, funciones, pesos y otros). La interfaz grfica de analyzer para la presentacin de la estructura de la red, est diseada para una red neuronal general, con n neuronas de entrada, m capas ocultas, etc. Por eso en al figura 5.26 se ven cuatro columnas para los parmetros respectivos a cada nivel (ya sea de capas ocultas, entradas, salidas, pesos de capa, etc.).
Figura 5.26. Interfaz Grfica de Analyzer para presentar la configuracin de la red neuronal.
104
cenidet
Neural Network object: architecture: numInputs: numLayers: biasConnect: inputConnect: layerConnect: outputConnect: targetConnect: numOutputs: numTargets: numInputDelays: numLayerDelays: subobject structures: inputs: layers: outputs: targets: biases: inputWeights: layerWeights: functions: adaptFcn: initFcn: performFcn: trainFcn: parameters: adaptParam: initParam: performParam: trainParam:
weight and bias values: IW: LW: b: other: userdata:
1 1 [1] [1] [0] [1] [1] 1 (read-only) 1 (read-only) 5 (read-only) 0 (read-only) {1x1 cell} of inputs {1x1 cell} of layers {1x1 cell} containing 1 output {1x1 cell} containing 1 target {1x1 cell} containing 1 bias {1x1 cell} containing 1 input weight {1x1 cell} containing no layer weights 'adaptwb' 'initlay' 'mse' 'trainwb' .passes (none) (none) .epochs, .goal, .max_fail, .show, .time {1x1 cell} containing 1 input weight matrix {1x1 cell} containing no layer weight matrices {1x1 cell} containing 1 bias vector (user stuff)
Tabla 5.2. Estructura de la red Neuronal.
5.5.3 Simulacin de la Red Neuronal

Una vez entrenada la red neuronal, puede ser aplicada cualquier secuencia de celdas de entrada a la red y est arrojar como resultado una secuencia similar, pero cada valor ser una prediccin de acuerdo a los ltimos cinco valores de entrada. La figura 5.27 muestra la grfica de simulacin, cuando se ha aplicado la misma secuencia de entrada que se uso para el entrenamiento. Para este caso, la aproximacin es bastante grande, por eso no se distinguen claramente ambas seales (estn montadas una sobre otra). En esta grfica s se aprecia el error de prediccin con respecto a la secuencia de celdas de entrada reales a la red. Un error bastante pequeo que no afecta en lo absoluto el desempeo del neuroplanificador, considerando que un trama de WATM contiene aproximadamente 120 celdas ATM.
cenidet
105
Figura 5.27. Prediccin de una secuencia de celdas de entrada al Switch.
5.6 Neuroplanificador de WATM

Las funciones del men Neuroplanificador son el Anlisis de congestin y el Control de congestin. La primera evala el desempeo del Switch ATM a travs del anlisis de entrada/salida, usando la secuencia de celdas de entrada calculadas por prediccin y la secuencia de celdas de salida. Para ello, determina, la cantidad de celdas que se necesitarn retener en el buffer antes de ser servidas y por lo tanto el retardo aplicado a cada celda ATM. El control de congestin (Control de Admisin de Llamadas, Reduccin de la tasa de servicio a las fuentes ABR y la Aplicacin de retardos), tiene como objetivo establecer el mejor mecanismo para reducir, evitar y controlar la congestin del Switch ATM. La aplicacin de retardos a las fuentes de tiempo real, es un mecanismo de conformacin de trfico desarrollado para evitar posibles condiciones de congestionamiento en los Switches siguientes.
5.6.1 Anlisis de Congestin

Para llevar a cabo el anlisis de congestin, se requieren los archivos de anlisis de salida (ej. dswo.dat) y de prediccin (ej. dswinp.dat) generados por Analyzer. La figura 5.28, muestra las grficas de entrada al algoritmo de anlisis de congestin. El anlisis comienza con la determinacin de la cantidad posible de celdas que an se encuentran sin ser enviadas, en la cola de salida del Switch ATM, cuando ya se estn por recibir nuevas celdas de entrada. Usando la prediccin de celdas de entrada, puede determinarse la cantidad de celdas que estarn presentes en el buffer de la cola y con ello, el retardo que pudieran presentar
106
cenidet
dichas celdas al momento de ser enviadas. La figura 5.29 muestra la posible cantidad de celdas que pudieran estar presentes an en el buffer de la cola de salida.
Figura 5.28. Seales de entrada para el Anlisis de Congestin.
Figura 5.29. Anlisis de Congestionamiento en la cola de salida del Switch ATM. Considerando la cantidad mxima de celdas retenidas en el buffer y la mxima cantidad de celdas que el Switch ATM puede ser capaz de enviar en la duracin de cada trama (118 celdas en una duracin de trama de 2 ms), ver seccin 4.6.1, se determina el nivel de congestionamiento y la posible presencia de condiciones de congestionamiento que se puedan dar. Un nivel de
cenidet
107
congestionamiento moderado es cuando la cantidad de celdas retenidas en la cola rebasa las 118 celdas por duracin de trama, pero no rebasa las 250 celdas retenidas, lo que significa la retencin de hasta dos tramas de celdas ATM. La figura 5.30 muestra las condiciones de congestionamiento existentes en la red ATM/WATM diseada. La lnea marcada en la grfica con asteriscos (* * *) representa la tasa mxima a la que el Switch ATM puede servir las celdas, mientras que la lnea marcada con smbolos (+++) representa una tasa de celdas crtica en la que se pueden empezar a descartar celdas.
Figura 5.30. Presencia de Condiciones de Congestionamiento en la Cola del Switch ATM
5.6.2 Evaluacin del Anlisis de Congestin

La manera en que se han evaluado estos resultados y verificar su veracidad, es considerando el resultado que arroja el simulador Hydragyrum para las celdas retenidas en el buffer de la cola de salida durante la simulacin. La figura 5.31 muestra la comparacin entre la ocupacin del buffer de la cola (tomado directamente del simulador Hydragyrum), el nivel de congestionamiento calculado a travs del Neuroplanificador de WATM y la prediccin de trfico usando la red neuronal.
5.6.3 Control de Congestin y Conformacin de Trfico

En este trabajo de investigacin se han definido tres mtodos para el control de congestin y conformacin de trfico, cuando se presentan las condiciones de congestionamiento en la cola de salida del Switch ATM. En las secciones 2.3 y 3.2 se presentaron los esquemas de control de congestin y conformacin de trfico. Se han considerado los algoritmos de Control de Flujo ABR, Control de Admisin de Conexiones y Aplicacin de Retardos.
108
cenidet
Figura 5.31 Evaluacin del Anlisis de Congestionamiento usando la ocupacin del buffer de Hydragyrum.
5.6.3.1
Control de Flujo ABR
El control de flujo ABR para el control de congestionamiento es el mismo que se describi en la seccin 3.2.3, en el que se usan las celdas RM para indicar a cada una de las fuentes ABR la tasa de servicio disponible en el canal de comunicaciones. De esta manera, si es que se han detectado posibles condiciones de congestionamiento, el procedimiento a seguir es la indicacin hacia las fuentes ABR de la reduccin de la capacidad del canal y por lo tanto la reduccin de la Tasa de Bit Disponible. La figura 5.32 muestra el resultado del Neuroplanificador cuando se activa la funcin de Control de Velocidad del submen Control de Congestin del men Neuroplanificador.
Figura 5.32. Control de Flujo ABR en el Neuroplanificador. El resultado de la modificacin de la tasa de servicio de las fuentes ABR, se puede apreciar en la figura 5.33. En esta figura, aparecen el primer anlisis de congestionamiento hecho con los parmetros originales de tasas de servicio y adems, el anlisis de congestionamiento hecho con la
cenidet
109
actualizacin de la tasa de servicio de las fuentes ABR. El porcentaje de reduccin redunda en una nueva tasa de servicio para cada fuente ABR de 6 Mbps a diferencia de la tasa original a 6.25 Mbps. No obstante y que se logra una mejora al inicio del funcionamiento de la red ATM/WATM, an se presenta un nivel de congestionamiento. Este nivel de congestionamiento ya no es provocado por la velocidad de las fuentes ABR, sino ms bien por las fuentes de tiempo real y tiempo no real VBR, ya que las celdas retenidas en el buffer de la cola de salida, aceleran su salida al no estar presentes ms celdas ABR. Esto confirma el anlisis de trfico en forma de rfagas que presentan las fuentes VBR y que fue descrito en la seccin 2.3 para el control de congestin.
Figura 5.33. Comparacin del anlisis de congestionamiento y el control de flujo ABR.
5.6.3.2
Conformacin de Trfico
La conformacin de trfico en el Neuroplanificador de WATM, se hace siguiendo el mecanismo descrito en la seccin 3.2.4. En este caso, cuando se han detectado condiciones de congestionamiento, se pueden aplicar retardos a las celdas ATM de tal manera que el acercamiento entre stas en su llegada a la entrada del Switch ATM sea menor y por lo tanto se reduzca la saturacin del buffer de la cola de salida. La figura 5.34 muestra la accin tomada por el Neuroplanificador para la conformacin de trfico, con la aplicacin de retardos a las fuentes VBR de tiempo real y de tiempo no real, sin exceder sus retardos mximos permitidos en caso de que ya no se puedan aplicar retardos a las celdas de trfico VBR de tiempo no real, entonces se aplicarn a las celdas de trfico VBR de tiempo real, que aunque son de mayor prioridad podran tolerar un pequeo retardo adicional, sin degradar la calidad de servicio garantizada. Debe observarse que el retardo aplicado en este caso, no rebasa la duracin de una trama de trfico. De ser as, entonces el Neuroplanificador estara provocando que las celdas retardadas fuesen descartadas en el siguiente punto de la red, debido a que no cumpliran con las especificaciones de retardo y variacin de retardo definidos en el contrato de trfico.
110
cenidet
Figura 5.34. Conformacin de Trfico usando aplicacin de retardos. La figura 5.35, representa la comparacin de anlisis de trfico tanto del anlisis inicial, con los parmetros originales de la red ATM/WATM, como el control de congestin a travs del Control de Flujo ABR y el control de congestin a travs de la conformacin de trfico usando aplicacin de retardos.
Figura 5.35 Comparacin del Anlisis de Congestionamiento, el Control de Flujo ABR y la Conformacin de Trfico. En la figura 5.35 puede apreciarse una mejora real en cuanto al control de congestin a travs de la conformacin de trfico, con el uso de retardos aplicados a las fuentes VBR de tiempo real y de tiempo no real. An cuando todava se presentan condiciones de congestionamiento, stas son mnimas y se pueden controlar finalmente con el uso del Control de Admisin de Conexiones (CAC).
5.6.3.3
Control de Admisin de Conexiones
Tal y como se describi en la seccin 3.2.1, el Control de Admisin de Conexiones es el conjunto de acciones tomadas durante el establecimiento de una conexin, para determinar si se acepta o no una
cenidet
111
solicitud de conexin de circuito virtual. Cuando se presentan condiciones de congestionamiento, es claro que los recursos disponibles de ancho de banda no son suficientes para establecer la conexin a travs de la red. Aplicando el control de admisin de conexiones, el Neuroplanificador determina en que tiempo no se aceptar la activacin de nuevas conexiones en la red. Esto se hace con la ayuda de la prediccin de trfico y el anlisis de la ocupacin posible del buffer de la cola de salida del Switch ATM. La figura 5.36 muestra el mecanismo de control de admisin de conexiones (o de llamadas) realizado por el Neuroplanificador de WATM.
Figura 5.36 Control de Congestin utilizando el Control de Admisin de Conexiones. La figura 5.37 representa la comparacin del anlisis de congestionamiento llevado a cabo con los parmetros originales de la red ATM/WATM, pasando por el control de flujo ABR, la conformacin de trfico a travs de la aplicacin de retardos y el control de congestin haciendo uso del Control de Admisin de Conexiones.
Figura 5.37 Comparacin del Anlisis de Congestionamiento, el Control de Flujo ABR, la Conformacin de Trfico y el Control de Admisin de Conexiones (ver fig. 5.35).
112
cenidet
5.7 Otras Funciones de Analyzer

Hasta ahora se presentaron las funciones principales de Analyzer. Sin embargo, existen otras funciones auxiliares del programa que permiten un uso ms eficiente del Neuorplanificador diseado. Estas funciones incluyen la graficacin adicional de resultados desde los archivos de salida generados por Analyzer, la reconfiguracin de la red ATM/WATM, etc. No es el objetivo de este trabajo de investigacin el describir la manera en que se program Analyzer ni cualquiera de sus funciones. Para una mayor comprensin del funcionamiento de Analyzer y sus funciones incorporadas, haga referencia a la informacin adicional incluida con este documento, donde encontrar los programas desarrollados en Matlab 5.3 para la programacin de Analyzer y sus funciones incorporadas.
5.8 Validacin de Resultados

Los Switches ATM se disean para permitir la separacin de conexiones en clases de prioridades. Las celdas ATM que son de una prioridad ms alta con respecto a otras de menor prioridad se e envan primero. Por ello la distribucin de los recursos de la red basada en diferentes niveles de prioridad es una posibilidad que se est utilizando hoy en da [1]. Por otra parte, la primera generacin de Switches ATM contaban con buffers de celdas de muy poca capacidad, por lo que solamente satisfacan los requerimientos de las categoras de servicios de tiempo real (CBR, rt-VBR). Sin embargo, para soportar servicios de tiempo no real (nrt-VBR, ABR, UBR) requieren buffers de celdas de mayor capacidad y nuevos esquemas de control de trfico. Los nuevos esquemas incluyen los que en este trabajo de investigacin se han considerado, como el manejo de recursos de buffer y la planificacin de celdas. El manejo de recursos de buffer provee un encolamiento de salida por conexin virtual y por ende la utilizacin ptima de un buffer de celdas de gran capacidad compartido entre las categoras de servicios ATM, los cules presentan diferencias en los requerimientos de prdida de celdas y retardo. El perfil de trfico de conexiones de tiempo no real puede cambiar en la red si los buffers de celdas se encuentran en los Switches. La conformacin de trfico en el punto de ingreso a la red es muy importante, ya que una terminal ATM a menudo no puede controlar por s sola los parmetros de trfico como la Tasa Pico de Celdas (PCR Peak Cell Rate). La conformacin de la PCR de trayectorias virtuales dentro de la red, es necesaria para proteger aquellos Switches con buffers de celdas de menor capacidad o bien con una tasa de servicio de salida menor, como en el caso del Switch conectado a la red WATM [2]. En contraste con los servicios de tiempo real, los cuales requieren una tasa de servicio y requerimientos de QoS, el servicio ABR se caracteriza mediante un rango aceptable de valores de tasas de celdas. La tasa de celdas real de la red puede variar dentro de este rango dado por las tasas mnima y mxima de celdas de ABR. Esto permite utilizar el control de flujo ABR como un mtodo de control de trfico. El control y conformacin de trfico y la utilizacin eficiente del enlace inalmbrico, slo es posible con nuevos esquemas de manejo de trfico desarrollados dentro de los Switches ATM. La conformacin de trfico y el control de congestin combinados con la prediccin de trfico, resulta
cenidet
113
en el desarrollo de un conjunto mucho ms robusto de descriptores de trfico requerido por el Control de Parmetros de Uso, definido como el conjunto de acciones tomadas por la red para monitorear y controlar el trfico, en trminos del contrato de trfico establecido al inicio de la conexin y su principal propsito es el de proteger los recursos de la red. Tambin en el desarrollo del algoritmo de Control de Admisin de Conexiones, el cual determina si una nueva conexin es aceptada en la red si existen los recursos suficientes para proveer la QoS solicitada por la nueva conexin, sin afectar las ya existentes. Finalmente, tambin es importante para el algoritmo de Control de Congestin que en los esquemas actuales se hace por la deteccin de prdida de celdas [3, 4]. El control de flujo ABR controla la retroalimentacin provista por las conexiones ABR. Para ello se utilizan dos mtodos diferentes. El primero conocido como modo de tasa explcita de celdas donde se calcula para cada conexin ABR la tasa de servicio que puede ser soportada en un momento dado, mientras que otro mtodo conocido como modo de retroalimentacin binario, se decide para cada conexin si la fuente puede incrementar o no su tasa de servicio. La informacin de retroalimentacin para las fuentes ABR se hace midiendo las tasas de servicio de arribo de las conexiones individuales y los niveles de ocupacin de los buffers de salida. La planificacin de celdas (scheduling) debe asegurar que la tasa de celdas de entrada de todas las conexiones, no excede la tasa de servicio actual disponible para servir las celdas de salida del Switch y por lo tanto no exceder la capacidad de servicio del mismo; de otra manera, la capacidad de los buffers de encolamiento ser excedida y pueden provocarse retardos excesivos en la entrega de las celdas o un desbordamiento del mismo [2]. El trfico es dirigido hacia Bloques de Planificacin (SB de Scheduler Block) y cada SB puede operar en dos modos diferentes. En el primero de ellos denominado Encolamiento Justo Poderado (WFQ de Weight Fair Queueing), la tasa de celdas se comparte entre todas las colas del SB; en proporcin a los pesos especficos de la cola (ej. el nivel de prioridad del servicio). En esta trabajo de investigacin, las prioridades para VBR y ABR se han asignado como 4 y 2 respectivamente segn [5]. En el segundo modo de operacin, el SB mantiene la tasa de servicio de cada cola que tenga una prioridad alta. De esta manera, la PCR de las conexiones individuales puede ser reconfigurada. Controlando la PCR permite modificar el trfico enviado a los Switches de menor capacidad de salida, para evitar un posible congestionamiento. El flujo de celdas planificado por los diferentes SBs junto con el trfico de tiempo real, son pasados a un Planificador final conectado a la cola de salida del Switch ATM. El propsito final del planificador es distribuir el ancho de banda del enlace de salida entre todas las conexiones de entrada [2]. La tarea del planificador es complicada debido a que las tasas de servicio asignadas a cada conexin puede variar rpidamente, por ello se ha determinado el uso de prediccin de trfico ATM para facilitar la operacin del planificador (ver fig. 5.38). El manejo de la capacidad del buffer de encolamiento, controla la cola usada para las conexiones de tiempo real y las colas para las conexiones de tiempo no real. Permite decidir que celdas sern encoladas o servidas inmediatamente, logrando una utilizacin del buffer lo ms eficientemente posible. Esto significa una gran relacin entre la planificacin de celdas y el manejo de la ocupacin del buffer de la cola de salida.
114
cenidet
Control de Admisin de Conexiones
Manejo de Ocupacin de Buffer
Planificacin
Puertos de Entrada
Regulacin de Trfico
Buffer
Puertos de Salida
Retroalimentacin
Celdas RM para ABR
Figura 5.38. Arquitectura general de un Switch ATM con capacidad de planificacin de Trfico y Manejo de Ocupacin del buffer de salida [6]. El mecanismo CAC configura el manejo del buffer de encolamiento de acuerdo al esquema usado, de tal manera que la capacidad de la cola sea usada apropiadamente. Ya que las redes ATM pueden experimentar condiciones de congestionamiento, un esquema de control de capacidad de encolamiento, usado apropiadamente, puede ayudar a reducir la prdida de celdas en la etapa de conformacin de trfico [6]. Para garantizar probabilidades pequeas de prdida de celdas de cada conexin, la influencia del trfico de tiempo no real se elimina mediante la asignacin de un espacio de buffer solamente para estas conexiones. Las dems conexiones comparten el espacio de buffer restante. Para las categoras de servicios de tiempo no real, el espacio de buffer puede ser reservado por el tipo de servicio como UBR y ABR. Para de reducir la eliminacin de celdas de la cola de salida, se ha desarrollado el mecanismo de control de congestin basado en la prediccin de trfico. La ocupacin de los buffers de la cola de salida del Switch por conexin, permite la conformacin de trfico en Switches con poca capacidad de salida como en el caso de WATM. Para garantizar la QoS de cada conexin y utilizar eficientemente los recursos de la red, ATM necesita la suficiente informacin del trfico de entrada. La informacin del trfico de cada conexin est contenida en los parmetros de trfico, provistos durante el establecimiento de la conexin. El mecanismo CAC usa estos valores para determinar el modelo de trfico y decide si se acepta o no la solicitud de conexin. Una vez que la conexin es aceptada, es necesario asegurar que el trfico de la conexin cumple con el modelo de trfico establecido de acuerdo a la categora de servicio. Entre ms preciso sea el modelo de trfico de una conexin, mejor sern la utilizacin de los recursos de la red y la QoS ofrecida. Otra manera de mejorar la utilizacin de la red es suavizar el trfico de entrada a la red usando la conformacin de trfico. Entre menos trfico en forma de rfagas se presente, ms fcil ser la provisin de la QoS y mejor la utilizacin de los recursos. Sin
cenidet
115
embargo, al utilizar la conformacin de trfico, parte de las condiciones de congestionamiento son acarreadas hacia el interior de la red. Esto significa que mientras se ofrece la QoS, puede agregarse un retardo adicional al trfico que se debe tomar en cuenta en los servicios de tiempo real. El beneficio de la conformacin de trfico generalmente depende de la carga que presenta la red, el nmero de nodos a lo largo de la conexin, el trfico en forma de rfagas y los requerimientos de QoS [6]. En conclusin, en este captulo se presentaron los resultados obtenidos en este trabajo de investigacin, con respecto al diseo del Neuroplanificador de ATM Inalmbrico. Todos los algoritmos necesarios para llegar al Control y Conformacin de Trfico para fuentes VBR y ABR, se definieron como funciones programadas con Matlab 5.3 y una sola interfaz grfica con el nombre de Analyzer, que accede a cada una de ellas para la obtencin de resultados del funcionamiento del Neuroplanificador de WATM. Desde la creacin de la red ATM/WATM, su simulacin, pasando por la conversin de resultados de Hydragyrum, el entrenamiento de la red neuronal y la simulacin de celdas de entrada por prediccin, hasta el control de congestin por control de flujo ABR, conformacin de trfico y control de admisin de conexiones, fueron descritos aqu en la forma real en que se utilizan en el Neuroplanificador de WATM desarrollado. La red ATM/WATM fue diseada a propsito para que presentara las condiciones de congestionamiento ms crticas. Esto no significa que van a existir siempre ambientes ATM/WATM con estas condiciones de congestionamiento e incluso se utilizaron todos los esquemas de control de trfico soportados por el Neuroplanificador, cuando en muchos casos con la aplicacin de un nico mecanismo, es capaz de eliminar las posibles condiciones de congestionamiento. La comparacin de la ocupacin del buffer determinada por el simulador ATM y el anlisis de congestionamiento realizado por el Neuroplanificador, establecieron las bases para la validacin de los resultados obtenidos ya que el margen de error es insignificante y por ello se considera que los mecanismos de control y conformacin de trfico son aceptables. El diseo de la red ATM/WATM fue realizado con el objetivo de modelar el flujo de trfico presente en el Neuroplanificador de ATM Inalmbrico presentado en la seccin 3.5.
116
cenidet
5.9 Referencias
[1] Berger W., Arthur, [et all], Extending the Effective Bandwidth Concept to Networks with Priority Classes, IEEE Communications Magazine, August 1998. Briem, Uwe, [et all], Traffic Management for an ATM Switch with Per-VC Queuing: Concepts and Implementation, IEEE Communications Magazine, January 1998. Wieslaw Lobejko, VBR Traffic Prediction in ATM System, Military Communication Institute, Zergze Poland, 1997. Marek Bromirski, ATM Traffic Shaper with Neural Control, Military Communication Institute, Zergze Poland, 1997. Bauchot, Frdric, [et al], MASCARA, a MAC Protocol for Wireless ATM, ACTS Project, The Magic WAND, 1999. Ghani, Nasir, ATM Traffic Management Considerations for Faciliting Broadband Access, IEEE Communications Magazine, November 1998.
[2]
[3] [4] [5] [6]
cenidet
117
Captulo
Conclusiones
6.1 Conclusiones
La evolucin de las redes almbricas para soportar servicios multimedia de banda amplia y el creciente xito de los sistemas de comunicaciones personales inalmbricos, han sido las grandes tendencias de los ltimos aos. Al emigrar de un medio almbrico a otro inalmbrico (incluyendo las caratersiticas de movilidad) como WATM, las limitaciones de ancho de banda, el incremento en las tasas de error y el costo de mantener un canal inalmbrico, han propiciado que las expectativas vistas sobre ATM pudieran no lograrse completamente en WATM. Una red ATM construida apropiadamente, debe manejar el trfico equitativamente y proveer de una asignacin de la capacidad de la red para diferentes clases de aplicaciones. La red debe ser capaz de adaptar patrones imprevistos de trfico, as como descartar trfico en ciertas condiciones, a fin de evitar o reaccionar a condiciones de congestionamiento. El manejo de los recursos de ancho de banda en un sistema WATM se vuelve crtico debido a la escasez de estos y a lo menos confiable que es el medio de transmisin. Por lo tanto, los mecanismos de control de trfico y congestin se vuelven ms indispensables que en los sistemas ATM. El control de trfico define un conjunto de acciones tomadas por la red para evitar una posible congestin. Tambin toma medidas para adaptar fluctuaciones de trfico y otros problemas dentro de la red. El control de congestin se refiere al conjunto de acciones tomadas por la red para
6 Conclusiones
minimizar la intensidad, extensin y duracin de la congestin. Los objetivos del control de trfico y congestin son proteger la red y al mismo tiempo dar al usuario el contrato de servicio establecido; mientras que una funcin adicional del control de trfico es la de optimizar los recursos de la red. No es fcil construir sistemas de control de trfico eficientes, debido a la diversidad de las caractersticas del trfico multimedia. Por esta razn, se han desarrollado trabajos sobre prediccin de trfico, conformadores y espaciadores de celdas a travs de redes neuronales artificiales. Los servicios rt-VBR y nrt-VBR estn relacionados con la transmisin de datos y video, y son los componentes principales del trfico en las redes ATM. Tanto el servicio VBR como el servicio ABR estn asignados a aplicaciones que presentan caractersticas de generacin de trfico en forma de rfagas de celdas y no usan retardos rigurosos, aunque se establece un lmite en el retardo promedio de transferencia. La idea principal de la conformacin de trfico, es bsicamente almacenar el trfico de entrada a los switches ATM y controlar el flujo de celdas de salida. Bsicamente, la velocidad de servicio de las celdas por la red, depende de la ocupacin de las localidades en el buffer de conformacin. Existen definidas funciones genricas de control que combinadas entre s, ayudan en el control de trfico y congestin de la red ATM/WATM. El Manejo de Recursos de la red, puede ser usado para signar los recursos de la misma con el fin de separar los flujos de trfico de acuerdo a las caractersticas de servicio. El Control de Admisin de Conexiones, es el conjunto de acciones tomadas durante el establecimiento de una conexin, para determinar si se acepta o no una solicitud de conexin de canal o trayectoria virtual. El Control por Retroalimentacin se define como el conjunto de acciones tomadas por la red y por el usuario para regular en la red, de acuerdo al estado de los elementos de la misma. El Control de Parmetros de Uso est definido como el conjunto de acciones tomadas para observar y controlar el trfico en el momento en que un usuario pretende acceder a la red. Su principal propsito es el de proteger los recursos de la red de un mal funcionamiento, el cual puede afectar la QoS de otras conexiones establecidas, detectando violaciones en los parmetros y tomando acciones apropiadas. El Control de Prioridad permite al usuario generar flujos de trfico con diferentes prioridades a travs del bit de Prioridad de Prdida de Celda. De esta manera, un elemento de la red puede descartar celdas con baja prioridad, si es necesario, para proteger como sea posible el desempeo de la red para las celdas con alta prioridad. El mecanismo de Conformacin de trfico, se usa para lograr una modificacin en las caractersticas del trfico. El control y conformacin de trfico requiere de una especificacin de trfico, que define las caractersticas negociadas de una conexin en la capa ATM en una Interfaz Usuario a Red pblica o privada. Los algoritmos de planificacin proveen mecanismos para la asignacin de ancho de banda y multiplexion a nivel de paquetes. Las polticas de Control de Admisin de Conexiones y Control de Congestin, dependen por completo de las disciplinas especficas de planificacin que se usen. Entonces, el objetivo de un planificador es optimizar la asignacin de recursos basado en demandas pequeas de VCs y su QoS.
120
cenidet
Conclusiones
Un planificador de celdas ATM en un ambiente inalmbrico, est caracterizado mediante la distribucin de los buffers de envo en las terminales y la estacin base. El planificador ubicado en la estacin base, tiene nicamente informacin limitada acerca del estado de los buffers en las terminales. Debido a la limitacin del canal inalmbrico, el mecanismo de planificacin debe ayudar a minimizar las transmisiones de informacin cuando se han presentado errores en el enlace, al mismo tiempo que debe maximizar el servicio efectivo entregado y la utilizacin del canal; aunque el protocolo de comunicaciones cubre estas funciones. El diseo del planificador est completamente relacionado con el procedimiento de control de admisin de conexiones, ya que de este depende el uso eficiente que se haga de los recursos de la red. El procedimiento de conformacin de trfico tambin puede influir en el desempeo del algoritmo de planificacin, ya que su principal objetivo es el de alterar las caractersticas de trfico de un flujo de celdas para lograr una mejor eficiencia de la red. Para el control de congestin, el control de flujo ABR es una solucin adecuada, ya que las fuentes ABR pueden ajustar la tasa de celdas a la que transmiten, al nivel de servicio disponible en el momento de presentarse una congestin en la red. Este trabajo de investigacin se enfoc al anlisis de trfico VBR y ABR, debido a su tasa de celdas variable en el tiempo y a su capacidad de realimentacin de condiciones de congestionamiento, respectivamente. El uso de redes neuronales en el neuroplanificador de ATM Inalmbrico se debe a la funcin de prediccin de trfico VBR (de tiempo real y de tiempo no real) y ABR. Mientras mayor sea la anticipacin del estado de la red que pueda hacer el neuroplanificador de trfico, mayor ser la eficiencia de los mecanismos de control de trfico y congestin como el CAC, el UPC y el control de flujo ABR, as como la eficiencia del planificador para encolar apropiadamente las celdas ATM. El neuroplanificador pertenece a la estacin base y sta provee al mismo la informacin necesaria sobre el estado de los enlaces ascendente y descendente (Protocolo de comunicaciones SENU), para que el neuroplanificador sea capaz de determinar la accin a tomar en caso de un posible congestionamiento de la red y la distribucin de las celdas ATM. La red ATM/WATM se dise considerando que todo el trfico generado por las aplicaciones inalmbricas llega a la estacin base a travs de la conexin de red WATM. De igual manera, todo el trfico de informacin que va hacia las aplicaciones inalmbricas sale de este punto de conexin. El Switch de la estacin base, recibe en una de sus entradas la informacin de las aplicaciones inalmbricas (ej. a 25 Mbps mximo) mientras que en otra, recibe la informacin de la red ATM a una tasa de bits mxima de 155 Mbps. Finalmente la distribuye hacia la red ATM misma o bien hacia el sistema WATM. El Neuroplanificador recibe la informacin proveniente del Switch ATM, es decir, las celdas ATM, para aplicarle las funciones de prediccin y conformacin de trfico antes de que sean aplicadas al buffer de la cola de salida. Con el uso del Neuroplanificador de WATM, la capacidad de predecir condiciones futuras de trfico, permiti obtener un mecanismo de Control de Admisin de Conexiones ms eficiente, al anticipar posibles condiciones de congestionamiento y con esto determinar si se permite o no una nueva conexin. El Neuroplanificador le indica al mecanismo CAC, la disponibilidad actual de ancho de banda (aunque tambin lo hace el protocolo de comunicaciones), as como del
cenidet
121
6 Conclusiones
congestionamiento (%) que puedan provocar las terminales conectadas y pueda reducir la capacidad del mismo ancho de banda. An con las limitaciones que present el simulador de trfico Hydragyrum, ste proporcion los resultados de generacin de trfico necesarios para la aplicacin a la red neuronal usada en la prediccin de trfico ATM. Hydragyrum ofrece varios modelos de fuentes ATM en las que est incluida la fuente ONOFF, la cul se usa para modelar las fuentes ATM VBR y CBR. Cuenta con modelos para los nodos y el Switch ATM usados en la red ATM/WATM. Con un claro diseo de redes basado en el modelo OSI/ISO, Hydragyrum es capaz de simular diferentes topologas de redes ATM. En este trabajo de investigacin, se uso como simulador de una red hbrida ATM/WATM. Se consider la cola de salida del modelo del Switch ATM como el enlace inalmbrico, modificando su tasa de servicio de 155 Mbps a 25 Mbps de una red WATM. Esto permiti simular la red ATM/WATM en condiciones de congestionamiento crticas, que permitieron poner a prueba los mecanismos de control y conformacin de trfico, y control de congestin del Neuroplanificador de WATM diseado. Se opt por usar el lenguaje de programacin Matlab 5.3 por su conjunto de herramientas para el diseo y entrenamiento de redes neuronales artificiales. Este fue el objetivo inicial del uso de Matlab, sin embargo, su uso se convirti en indispensable al integrar una serie de funciones programadas para todas las funciones del Neuroplanificador en un solo programa, que permiti la creacin de redes ATM para ser simuladas en Hydragyrum con tal capacidad para generar redes con diferentes fuentes ATM, nodos y Switches, y la definicin de parmetros de cada uno de los elementos de la red. Adems permiti el entrenamiento de la red neuronal haciendo uso de los resultados obtenidos del simulador Hydragyrum, con una pequea modificacin en la presentacin de estos para aplicarlos a la red neuronal. La prediccin del trfico de entrada usando los nuevos resultados del simulador, permiti evaluar satisfactoriamente los mecanismos de control de trfico y congestin, y hacer ajustes en el comportamiento de la red ATM/WATM a travs del control de flujo ABR, la conformacin de trfico y el control de admisin de conexiones.
6.2 Aportaciones al Trabajo de Investigacin

Un estudio exhaustivo sobre los esquemas actuales de planificacin de trfico, permiti el claro entendimiento de lo que se pretenda lograr con el nuevo diseo del Neuroplanificador propuesto. El estudio sobre los modelos para las fuentes VBR y ABR, determin la importancia de que estos dos servicios ATM estuvieran incluidos en la prediccin de trfico del Neuroplanificador de WATM. Sin duda un gran logro en el control de trfico de las redes WATM es el diseo de un Neuroplanificador de WATM, el cul fue desarrollado en su totalidad en este trabajo de investigacin. Basado en el flujo de celdas ATM a travs de la Estacin Base, se determin la arquitectura ms adecuada que deba tener el Neuroplanificador. La interaccin con el protocolo de Sondeo Exhaustivo no Uniforme de la capa de Control de Acceso al Medio y los mecanismos de control de trfico, de Control de Admisin de Conexiones y de Control de Flujo ABR, permitieron
122
cenidet
Conclusiones
mejorar el descriptor de trfico (parmetros de la categora de servicio) utilizado en el control de congestin y conformacin de trfico. La red neuronal diseada permite predecir el trfico que llega a la estacin base y con ello determinar las posibles condiciones de congestionamiento que se puedan presentar en el enlace inalmbrico, debido a la diferencia de tasas de bit entre la red ATM y su extensin WATM. Otra de las aportaciones de este trabajo de investigacin fue el nuevo esquema diseado para crear redes ATM para su simulacin en Hydragyrum, usando el lenguaje de programacin de Matlab. Con esto se agiliz el diseo de la red ATM/WATM y la interaccin del anlisis de congestin del Neuoplanificador con las nuevas simulaciones de la red ATM/WATM, en las que se modificaban ciertos parmetros que redujeran o eliminaran por completo las condiciones de congestionamiento. El programa Analyzer diseado, permitir al usuario del Neuroplanificador de WATM tener acceso a las herramientas del mismo en una manera gil y sencilla (amigable). Incluyendo la creacin de la red ATM/WATM, el entrenamiento de la red neuronal, el anlisis de congestionamiento y otras herramientas como la comparacin con resultados anteriores de prediccin de trfico y anlisis de congestin, la exportacin a archivos de datos de los resultados obtenidos y la invocacin directa del simulador ATM.
6.3 Trabajos Futuros

Se han dejado varias de las funciones del Neuroplanificador de WATM nicamente propuestas, como la tabla de planificacin. Considerando que esta tabla de planificacin contiene el perfil de usuario de acuerdo a un anlisis de las conexiones establecidas y el tipo de servicio ATM solicitado, es posible utilizar este perfil para incrementar la eficiencia de utilizacin del enlace al llevar a cabo una mejor conformacin de trfico, ya que se conocen los retardos de celda solicitados, las variaciones de retardo y las tasas de bit. Se ha dado un gran paso en la creacin archivos de simulacin para redes ATM/WATM. Esto nos lleva a considerar como un gran trabajo futuro, la generacin de nuevos modelos para fuentes, nodos y Switches ATM. Adems, conociendo las limitadas capacidades del simulador ATM usado, queda como propuesta de un nuevo trabajo de investigacin la creacin de un nuevo simulador ATM que cubra las caractersticas no slo de las redes ATM, sino de las nuevas tecnologas de redes de telecomunicaciones, como las redes inalmbricas y mviles de tercera generacin (3G) y las redes de nueva generacin (NGN). En este trabajo de investigacin, se consider un esquema de niveles de prioridades fijas para definir el tipo de servicio ATM. Sin embargo, existen otros esquemas (Kist, 1997) para las estrategias de servicio VBR, los cuales pueden ser considerados en trabajos futuros para mejorar la eficiencia de utilizacin del enlace inalmbrico.
cenidet
123
Referencias
(Andrade, 1999)
Andrade N. Luis E., Hydragyrum: Network Simulation Environment, Programming Manual Versin 1.0, State University of Campinas, 1999. ATM Forum Technical Committee, ATM User-Network Specification, The ATM Forum, Version 3.1, September, 1994. Interface
(ATM Forum, 1994) (ATM Forum, 1995) (ATM Forum, 1999) (Bauchot, 1999) (Berger, 1998)
ATM Forum Technical Committee, BISDN Inter Carrier Interface (B-ICI) Specification, The ATM Forum, Version 2.0 (Integrated), December, 1995. ATM Forum Technical Committee, Traffic Management Specification, The ATM Forum, Version 4.1, March, 1999. Bauchot, Frdric, [et al], MASCARA, a MAC Protocol for Wireless ATM, ACTS Project, The Magic WAND, 1999. Berger W., Arthur, [et all], Extending the Effective Bandwidth Concept to Networks with Priority Classes, IEEE Communications Magazine, August 1998. Bhagwat, P. [et al], Enhancing throughput over wireless LANs using channel state dependent packet scheduling in proc. INFOCOM96, Mar. 1996. Biswas, S. K. [et al], User Parameter Control Base Bandwidth Allocation for VBR Video in Wireless ATM Links, NEC USA Inc. C&C Research Laboratories, 1997.
(Bhagwat, 1996) (Biswas, 1997)
Referencias
(Black, 1996) (Boisseau, 1996) (Borgnovo, 1999)
Black, Uiless, ATM: Foundation for Broadband Networks, Prentice Hall, USA, 1a. Edicin. 1996. Boisseau, Marc, ATM Technology: an Introduction, Second Edition, International Thomson Publishing, 1996. Borgonovo, Flaminio [et al], MAC for WATM air Interface: Impact of error control schemes on protocol design, Dipartimento di Electronica e Informazione, Politcnico di Milano, Italy, 1999. Briem, Uwe, [et all], Traffic Management for an ATM Switch with Per-VC Queuing: Concepts and Implementation, IEEE Communications Magazine, January 1998. Bromirski, Marek, ATM Traffic Shaper with Neural Control, Military Communication Institute, Zergze Poland, 1997. Cagri I. Orhan. [et al], Available Bit Rate Congestion Control in ATM Networks: Developing Explicit Rate Control Algorithms, IEEE Control Systems Magazine, February 2001, pp. 38 56. Cao, Yaxin [et al], Scheduling Algorithms in Broad-Band Wireless Networks, IEEE Proceedings of the IEEE, Vol. 89, No. 1, January 2001. Cong, Xinri, Wireless ATM: An Overview Ohio State Unversity, www.cis.ohiostate.edu/jain/cis788-97/wireless_atm/index.htm pag. 2. 27/2/2000. De Prycker, Martin, Asynchronous Transfer Mode: Solution for Broadband ISDN, Third Edition, Belgium, Prentice Hall, 1995. Demuth, Howard [et al], Neural Network Toolbox: For use with Matlab, The Mathworks Inc. Users Guide Version 4, USA September 2000. Eberhart, Russell C., Neural Network PC Tools: A practical Guide, Academy Press, Inc. 1990, California, USA. Eugene, T. S. [et al], Packet fair queuing algorithms for wireless networks with location-dependent errors, In Proc. INFOCOM98, March, 1998. Fragouli C. [et al], Controlled multimedia wireless link sharing via enhanced class-based queuing with channel-state dependent packet scheduling, In Proc. INFOCOM98, Vol. 2, March, 1998.
(Briem, 1998)
(Bromirski, 1997)
(Cagri, 2001)
(Cao, 2001)
(Cong, 2000)
(De Prycket, 1995) (Demuth, 2000)
(Eberhart, 1990)
(Eugene, 1998) (Fragouli, 1998)
126
cenidet
Referencias
(Freeman, 1993)
Freeman A., James, Neural Networks, Algorithms, applications and programming techniques, Addison-Wesley, Wilmington, Delaware, E.U.A. 1993. Ghani, Nasir [et al], ATM Traffic Management Considerations for Facilitating Broadband Access, IEEE Communications Magazine, November 1998. Kim Wing C. Ku. [et all]. Adding Learning to Cellular Genetic Algorithms for Training Recurrent Neural Networks, IEEE Transactions on Neural Networks, Vol. 10, No. 2, March 1999. Kist, Holger; Petras, Dietmar, Service Strategy for VBR Services at an ATM Air Interface, EPMCC97, The Second European Personal Mobile Communications Conference, September, 1997. Kubbar, Osama [et al], Multiple Access Protocols For Wireless ATM: Problems Definition and Design Objectives, IEEE Communications Magazine, November 1997. Lu, S. [et al], Fair scheduling in wireless packet networks, IEEE/ACM Trans. Networking, vol. 7, no. 4, 1999. Marek Bromirski, ATM Traffic Shaper with Neural Control, Military Communication Institute, Zergze Poland, 1997. Meierhofer, J, Medium Access Control for Wireless Extensions of ATM Networks, Swiss Federal Institute of Technology, 1996, Switzerland. Mikkonen, Jouni, Emerging Wireless Broadband Communications Magazine, February 1997, pp. 75 80. Networks, IEEE
(Ghani, 1998)
(Kim, 1999)
(Kist, 1997)
(Kubbar, 1997)
(Lu, 1999) (Marek, 1997) (Meierhofer, 1996)
(Mikkonen, 1997)
(Mikkonen, 1995) (Moscinski, 1995) (Passas, 1997) (Petras, 1996)
Mikkonen, Jouni, Wireless ATM Overview, Nokia Mobile Phones, Finland, 1995. Moscinski, Jerzy, Advanced Control with Matlab and Simulink, Prentice Hall, Great Britain, 1995. Passas, N. [et al], Traffic scheduling in wireless ATM networks, In Proc. IEEE ATM Workshop, 1997. Petras, Dietmar, Medium Access Control Protocol for wireless, transparent ATM access, Aachen Univ. of Technology (RWTH), 1996 . Qing Song [et all], Robust Backpropation Training Algorithm for Multilayered Neural Tracking Controller, IEEE Transactions on Neural Networks, Vol 10, No. 5, September 1999.
(Qing, 1999)
cenidet
127
Referencias
(Qiu, 1997)
Qiu, Xiaoxin [et al], A Multiple Access Scheme for Multimedia Traffic in Wireless ATM,Communication Sciences Institute, University of Southern California, Los Angeles, CA., 1997. Ramanathan P. [et al], Adapting packet fair queuing algorithms to wireless networks, In ACM/IEEE MOBICOM98, Dallas TX. Romero Aguirre, Eduardo, Anlisis de la Asignacin Dinmica de Ancho de Banda para Transmisin eficiente de video en redes ATM Inalmbricas, Tesis de Maestra, CENIDET, 1999. Rubanov S. Nicolai, The Layer-wise method and the Backpropagation Hybrid Approach to Learning a Feedforward Neural Network, IEEE Transactions on Neural Networks, Vol. 11, No. 2, March 2000
(Ramanathan, 1998) (Romero, 1999)
(Rubanov, 2000)
(Kalyanaraman, 2000) S. Kalyanaraman, [et al], The ERICA switch algorithm for ABR traffic management in ATM networks, IEEE/ACM Trans, Networking, vol. 8, no.1, February 2000. (Sobirk, 1998) (Tanenbaum, 1997) (Theodorou, 1998) Sobirk, Daniel, An overview of proposed MAC algorithms for wireless ATM, Dept. of Communication Systems, Lund University, Sweden, 1998. Tanenbaum, Andrew, Redes de Computadoras, Tercera Edicin; Mxico, Prentice Hall, 1997 pp. 146-154. Theodorou, Pavlos [et al], ATM Infrared Wireless LANs: A Proposed Architecture, IEEE Communications Magazine, December 1998. Ulrich Vornefeld [et all]. SDMA Techniques for Wireless ATM, IEEE Communications Magazine, November 1999. Wieslaw Lobejko, VBR Traffic Prediction in ATM System, Military Communication Institute, Zergze Poland, 1997.
(Ulrich, 1999) (Wieslaw, 1997)
(Xinri, 2000)
Xinri Cong, Wireless ATM An Overview-, Ohio State University, http://www.cis.ohio-state.edu/jain/cis788-97/wireless_atm/index.htm (2/27/2000). Yoshiro Yamamoto, A new supervised Learning Algorithm for Multilayered and Interconnected neural networks, IEEE Transactions on Neural Networks, Vol. 11, No. 1, January 2000
(Yoshiro, 2000)
128
cenidet
Referencias
(Zhang, 1997)
Zhang Z. [et all]., A Bandwidth Reservation Multiple Access Protocol for Wireless ATM Local Networks, International Journal of Wireless Information Networks, Vol. 4, No. 3, 1997.
cenidet
129

Watm

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Watm

Cargado por

Copyright:

Formatos disponibles

Contenido

LISTA DE FIGURAS LISTA DE TABLAS LISTA DE ACRONIMOS

3 Diseo del Planificador de WATM

93 94 95 95 96 97 97 98 99 100 100 101 102 102 103

Algoritmo de Tasa de Celdas Genrica Tasa de Trama Garantizada

1.3.1 Objetivos particulares

1.4 Organizacin de la tesis

1.5.1.1 Mtodo de Prediccin

1.5.1.2 Diseo de la Red Neuronal por Algoritmos Genticos.

1.5.2 Conformador de Trfico ATM con Control Neuronal.

Fuente de trfico .......... NQLM

.......... Unidad Temporizadora

[4] [5] [6] [7]

2.2 Redes integradas de rea amplia

Modo de Transferencia Asncrono (ATM)

2.2.2.1 Categoras de Servicios ATM

Modo de Transferencia Asncrono Inalmbrico (WATM)

Especificado Especificado Especificado n/d Especificado n/a Especificado

Especificado Especificado Especificado

No especificado No especificado No Especificado Especificado

2.3 Control y Conformacin de Trfico

2.3.1 Funciones Genricas del Control de Trfico

2.3.2 Requerimientos para el Control y Conformacin de Trfico

2.3.3 Algoritmos utilizados 2.3.3.1 Algoritmo de Tasa de Celdas Genrica (GCRA)

En el momento de llegada ta de la primera celda a la conexin, TAT = ta

2.3.3.2 Algoritmos de Control Basados en Prediccin

2.3.4 Control de Trfico y Congestin en las Redes WATM

2.4 Planificador de WATM

2.4.1 Algoritmo CSDPS

Observador de Estado del Enlace

2.4.2 Algoritmos que Usan un Sistema de Referencia Ideal

2.4.3 Algoritmos que Usan un Servidor de Compensacin Explcito

2.4.4 Algoritmos diseados para la capa MAC de WATM

2.4.5 Integracin de los Algoritmos CAC, CC y Planificacin

2.5 Algoritmo de Planificacin y el Protocolo SENU para MAC

2.5.1 Protocolo de Control de Acceso al Medio (MAC)

2.5.2 Protocolo MAC de Sondeo Exhaustivo no Uniforme (SENU)

Figura 2.9. Protocolo MAC por Sondeo Exhaustivo no Uniforme [11].

Velocidad del enlace 2 Mbps 5 Mbps 10 Mbps

[7] [8] [9]

[12] [13] [14]

[20] [21] [22] [23] [24] [25]

Diseo del Planificador de WATM

3 Diseo del Planificador de WATM

3.2.1 Control de Admisin de Conexiones (CAC)

Diseo del Planificador de WATM

Se examina el contrato de trfico

Figura 3.1. Procedimiento de Control de Admisin de Conexin (CAC) [5].

3.2.2 Control de Parmetros de Uso

3 Diseo del Planificador de WATM

3.2.3 Control de Flujo ABR

Se examina el contrato de trfico

Diseo del Planificador de WATM

Celda de Datos Celda RM

Figura 3.3 Modelo de manejo de trfico ABR [6].

3.2.4 Conformacin de Trfico

3 Diseo del Planificador de WATM

Fuente de trfico .......... NQLM

.......... Unidad Temporizadora

Diseo del Planificador de WATM

3.3 Modelos de Trfico VBR y ABR

3.3.1 Modelo de Trfico de una Fuente VBR

Figura 3.5. Modelo de Trfico de una Fuente VBR.