Está en la página 1de 6

Un detector de fase es un circuito mezclador de frecuencias o multiplicador analgico que genera una seal de voltaje que representa la diferencia

en fase entre dos seales de entrada. Es un elemento esencial en el Lazo de seguimiento de fase (PLL). Detecta la diferencia en fase de dos seales peridicas, una seal peridica esta caracterizada por tener amplitud, factor de forma, frecuencia y fase, siendo sta ltima la que es detectada por este dispositivo. Este dispositivo por lo general es una fuente de corriente, la corriente sale o entra del dispositivo dependiendo del resultado de la diferencia entre las fases de las entradas, es decir la corriente puede ser positiva o negativa, lo cual es una indicacin de cual seal est adelantada o atrasada respecto de una referencia de tiempo dada. Este dispositivo forma parte de un sistema denominado PLL por sus siglas en ingls (Phase Locked Loop) o lazo de seguimiento de fase, en este sistema es el punto de comparacin con un seal de entrada que sirve como referencia cuya frecuencia debe ser seguida por este sistema. Un tipo de detector de fase puede ser la compuerta X OR(or exclusiva)por su tipo de funcinamiento esta es una opcin muy buena. Existen varios tipos de detectores de fase para la construccion de PLL, la eleccin de cual emplear estar determinada por la aplicacin en cuestin

DETECTOR DE FASE DIGITAL Detector de fase digitalUn ejemplo CMOS digital detector de fase de frecuencia (Variedad de transistor). Las entradas son I y V, mientras que las salidas de UP y DN de alimentacin a una bomba de carga.Un detector de fase adecuados para las seales de onda cuadrada se puede hacer de una puerta lgica OR exclusivo (XOR). Cuando las dos seales que se comparan son completamente en fase, la salida de la puerta XOR tendr un nivel constante de cero. Cuando las dos seales de diferencia de fase por 1 , la salida de la puerta XOR ser alta para 1/180th de cada ciclo - la fraccin de un ciclo durante el cual las dos seales de diferencia de valor. Cuando las seales difieren en 180 - es decir, una seal es alta cuando el otro es baja, y viceversa - salida de la puerta XOR permanece alta durante cada ciclo.El detector XOR compara bien con el mezclador analgico en que se bloquee cerca de una diferencia de fase de 90 y tiene una salida de onda cuadrada al doble de la frecuencia de referencia. Los cambios de onda cuadrada de ciclo de servicio en proporcin a la diferencia de fase resultantes. Aplicando la salida de la puerta XOR a unos resultados del filtro de paso bajo en una tensin analgica que es proporcional a la diferencia de fase entre las dos seales. Se requiere de insumos que son ondas cuadradas simtricas, o casi. El resto de sus caractersticas son muy similares a la mezclador analgico para el rango de captura, el tiempo de bloqueo, de referencia del filtro requisitos espurias y pasa-bajos.Detectores digitales de fase tambin puede estar basado en un circuito de muestreo y retencin, una bomba de carga, o un circuito lgico que consta de flip-flops (vase la figura). Cuando un detector de fase que se basa en puertas lgicas se utiliza en un PLL, rpidamente se puede forzar el VCO para sincronizar con una seal de entrada, incluso cuando la frecuencia de la seal de entrada difiere sustancialmente de la frecuencia inicial del VCO. Estos detectores de fase tambin tienen otras propiedades deseables, tales como una mayor precisin cuando slo hay pequeas diferencias de

fase entre las dos seales que se comparan. Esto es debido a un detector de fase digital tiene una infinita casi tirar-en el rango en comparacin con un detector de XOR.[Editar] Fase de frecuencia del detectorUn detector de fase-frecuencia es un circuito lgico secuencial asncrono originalmente hecha de cuatro flip-flops (por ejemplo, los detectores de frecuencia de fase encuentran tanto en el CD4046 RCA y los ICs Motorola MC4344 introducido en la dcada de 1970). La lgica determina cul de las dos seales tiene una anterior de cruce por cero o ms a menudo. Cuando se utiliza en una aplicacin de PLL, de bloqueo se puede lograr incluso cuando est fuera de frecuencia y es conocido como un detector de frecuencia de fase. Tal detector tiene la ventaja de producir una salida, incluso cuando las dos seales se comparan difieren no slo en fase pero en frecuencia. Un detector de frecuencia impide que una fase de "bloqueo falso" condicin en aplicaciones PLL, en el que el PLL se sincroniza con la fase incorrecta de la seal de entrada o con la frecuencia equivocada (por ejemplo, un armnico de la seal de entrada). [3]Un bang-bang de la bomba de carga detector de fase suministra pulsos de corriente con cargo fijo total, ya sea positiva o negativa, para el condensador acta como un integrador. Un detector de fase para una bomba de carga bang-bang siempre debe tener una zona muerta, donde las fases de los insumos estn tan cerca que el detector de incendios o bien ambas cosas o ninguna de las bombas de carga, sin efecto total. Bang-bang detectores de fase son simples, pero estn asociados con mnima significativa pico a pico fluctuacin, debido a la deriva dentro de la banda muerta.En 1976 se demostr que mediante el uso de una configuracin de tres fases-detector de estado (con slo dos flip-flops) en lugar de los originales RCA / Motorola doce configuraciones estatales, este problema podra ser superado con elegancia. [Cita requerida] Para otros tipos de frecuencia de eliminacin de otros detectores, aunque posiblemente menos elegante, existen soluciones para el fenmeno zona muerta. [3] Otras soluciones son necesarios ya que el de tres estados de fase-frecuencia del detector no funciona para ciertas aplicaciones que implican la degradacin de seal al azar, que puede ser se encuentran en las entradas a algunos sistemas de regeneracin de seales (por ejemplo, diseos de recuperacin de reloj). [4]Un detector de fase proporcional emplea una bomba de carga que suministra cantidades de carga en proporcin al error de fase detectado. Algunos tienen bandas muertas y otras no. En concreto, algunos diseos de producir tanto "arriba" y "abajo" impulsos de control, incluso cuando la diferencia de fase es igual a cero. Estos impulsos son pequeos, nominalmente la misma duracin, y hacer que la bomba de carga para producir pulsos de corriente de igual carga positiva y negativa cuando la fase se ajusta perfectamente. Detectores de fase con este tipo de sistema de control, que no presentan una banda muerta y tpicamente tienen menor mnimo pico a pico fluctuacin cuando se utiliza en PLL.En aplicaciones de PLL que se requiere con frecuencia a saber cuando el bucle est fuera de bloqueo. Los ms complejos digitales de frecuencia de fase detectores generalmente tienen una salida que permite una indicacin fiable de una condicin de fuera de la cerradura.[Editar] detector de fase electrnicaAlgunas tcnicas de procesamiento de seales, tales como los utilizados en el radar puede requerir tanto la amplitud y la fase de una seal, para recuperar toda la informacin codificada en la seal. Una tcnica consiste en alimentar una seal de amplitud limitada en un puerto de un detector de producto y una seal de referencia en el otro puerto; la salida del detector se representan la diferencia de fase entre las seales. Si la seal es diferente de la frecuencia de la referencia, la salida del detector ser peridica a la frecuencia de diferencia.

[5][Editar] Los detectores de fase pticaDetectores de fase son tambin conocidos en la ptica como interfermetros. Para pulsada (amplitud modulada) de luz, se dice para medir la fase entre los portadores. Tambin es posible medir el retardo entre las envolventes de dos pulsos pticos cortos por medio de correlacin cruzada en un cristal no lineal. Y es posible medir la fase entre la envoltura y el portador de un impulso ptico, mediante el envo de un pulso en un cristal no lineal. All, el espectro se ensancha y en los bordes de la forma depende significativamente de la fase.

LINK http://en.wikipedia.org/wiki/Phase_detector#Digital_phase_detector http://es.scribd.com/doc/81605637/PLL

Detector de fase digital:


Estos tipo de detectores de fase son circuitos digitales, los cuales reciben entradas digitales y producen una salida que generalmente refleja la fase entre el aumento de sus seales de entrada.

Debido a la naturaleza de los dispositivos digitales, la comparacin de la fase se lleva a cabo solamente por los cruces por cero de la seal, o cuando cambia de estado lgico de cero a uno o viceversa.

Otro detector digital de fase digital muy popular es una combinacin de dos flip-flops disparados por el borde y una compuerta AND.

Un rendimiento y caractersticas muy similares se pueden lograr con el IMI 4385, el cual es un detector de frecuencia de fase CMOS, que proporciona tambin un indicador de bloqueo y una salida de tres estados.

El detector de fase, como su propio nombre indica, es capaz de determinar el desfase existente entre dos seales. Existe una gran variedad de ellos, de los que se destacan los siguientes: detectores de fase de muestreo y retencin, detectores de fase de tipo discriminador, detectores de fase de tipo multiplicador y detectores de fase digitales. Dependiendo de la aplicacin para la que se va a usar el PLL hay que ponerle un detector de fase u otro, ya que no hay uno que sea el mejor sino que depende del uso que se le d al circuito. Para elegir un detector u otro hay que tener en cuenta, principalmente, dos factores: el tipo de seal de entrada y el intervalo de error de fase de entrada en el cual la salida es lineal. Dependiendo del tipo de seal de

entrada que se va a aplicar al PLL se usar un tipo de detector de fase u otro ya que, por ejemplo, una entrada cosenoidal y una entrada digital requieren detectores de fase diferentes. Por otra parte, segn sea el intervalo de error de fase de la entrada en el cual la salida es lineal tambin se utiliza un detector de fase u otro. Cuanto ms amplio sea dicho intervalo ms til va a ser el detector de fase para controlar el lazo y adems el ruido va a afectar menos. Los detectores de fase de tipo multiplicador y los digitales son los que ms se utilizan. Los primeros son tiles cuando la seal de entrada es de tipo cosenoidal y los segundos, como su nombre indica, son usados para seales de entrada de tipo digital.
The digital phase detector detects a phase shift between a comparison clock pulse signal VT and a reference clock pulse signal RT It includes logic gates STO STA for generating start and stop pulses from respective successive pulses of the comparison and reference clock pulse signals RT VT A counter ZG Z counts the pulses of a counter clock pulse signal ZT of a higher frequency in a time window between the start signal and the subsequent stop signal The counter value of the counter is a measure of the phase shift between the comparison and reference clock pulse signals VT RT Quantization errors in the phase shift signal are considerably reduced by providing a logical gate VZ for determining the sign of the phase shift and a device mP for adding a constant advantageously 0.5 to the counter value The phase detector of the invention makes possible phase control loops providing precise pulse tracking since it makes available a regulating signal even with the smallest phase shifts between the comparison and reference clock pulse signals El detector de fase digital detecta un cambio de fase entre una seal de impulso de reloj comparacin VT y una referencia de reloj de pulso de la seal RT Incluye puertas lgicas STO STA para generar impulsos de arranque y parada de los respectivos impulsos sucesivos de la comparacin y el pulso de reloj de referencia seala RT VT Un contador ZG Z cuenta los impulsos de una seal de reloj ZT contador de impulsos de una frecuencia ms alta en una ventana de tiempo entre la seal de inicio y la seal de parada posterior el valor de contador del contador es una medida del desplazamiento de fase entre la comparacin y seales de referencia de reloj de pulso VT errores de cuantificacin RT en la seal de cambio de fase se reducen considerablemente, proporcionando una VZ puerta lgica para determinar el signo del desplazamiento de fase y un punto de fusin dispositivo para aadir una constante ventajosamente 0,5 al valor del contador el detector de fase de la invencin hace posible el control de fase bucles proporcionar pulso preciso de seguimiento, ya que hace disponible una seal de regulacin, incluso con los cambios pequeos de fase entre la comparacin y seales de referencia de reloj de pulso In the present embodiment digital phase detection of digital telecommunications signals is based on heterodyning The frequency of two signals are scaled to different nominal values that are separated by a typically small but finite difference The two frequencies are then mixed to generate

a finite beat frequency In mixing phase is preserved and the finite beat frequency phase is in one to one correspondence with the signal phase Phase detection is performed indirectly at the lower finite beat frequency with high resolution and greater ease than direct phase detection

En la deteccin de fase presente realizacin digital de seales de telecomunicaciones digitales se basa en heterodinacin La frecuencia de dos seales se escalan para diferentes valores nominales que estn separados por una diferencia pequea pero tpicamente finito Las dos frecuencias se mezclan para generar una frecuencia de batido finito En mezclando fase se conserva y la fase de frecuencia de batido finito est en correspondencia uno a uno con la fase de la seal de deteccin de fase se realiza indirectamente a la frecuencia de batido inferior finito con alta resolucin y una mayor facilidad de deteccin de fase directa

A digital phase detector responsive to input signal transitions of first and second input signals for producing output current pulses of first and second polarities dependent upon whether the first input signal leads or lags the second the width of the output pulses being proportional to the amount of phase lead or lag The phase detector includes two edge triggered bistable circuits for controlling a tri state current source which provides positive negative or zero current depending upon the respective logical states of the bistable circuits The detector circuit is arranged so that the bistable circuits are placed in the SET state by signal applied to their respective input terminals provided both bistable circuits are in the RESET state Each bistable circuit is RESET by pulses supplied from a respective pulse forming circuit The pulse forming circuit is conditioned by the bistable circuit it drives to be selectively responsive to the input signal being applied to the other bistable circuit Only one of the bistable circuits is in the SET state at one time for the two input signals being out of phase Both bistable circuits simultaneously alternate between SET and RESET states when the input signals are in phase Un detector de fase digital sensible a las transiciones de seal de entrada de seales de entrada primero y segundo para producir impulsos de salida de corriente de polaridades primero y segundo que dependen de si la primera seal de entrada conduce o retrasada respecto a la segunda la anchura de los impulsos de salida es proporcional a la cantidad de fase conducir o retrasarse el detector de fase incluye dos circuitos biestables de borde disparadas para controlar una fuente de corriente tri estado que proporciona corriente positiva negativa o cero, dependiendo de los respectivos estados lgicos de los circuitos biestables el circuito detector est dispuesto de manera que los circuitos biestables se colocan en el SET estado por la seal aplicada a sus respectivos terminales de entrada siempre que ambos circuitos biestables estn en el estado de RESET Cada circuito biestable es repuesto por impulsos suministrados desde un pulso respectivo formando circuito est condicionado el circuito formador de impulso por el circuito biestable se impulsa a ser selectivamente sensible a la seal de entrada que se aplica al circuito biestable otro Slo uno de los circuitos biestables est en el estado SET en un tiempo para las dos

seales de entrada de estar fuera de fase Ambos circuitos biestables simultneamente alternan entre SET y de RESET estados cuando las seales de entrada estn en fase A digital phase detector which periodically detects the phase angle 0k of a carrier signal in which data are encoded as phase changes A coherent or differential phase modulated carrier signal is split into its in phase and quadrature phase components R Sin0 r and R0Cos6 t Each signal component is sampled at a predetermined modulation interval and converted into a digital word having the form RoCos0fc and R0Sin In one configuration the two signal components are applied to a digital divider network which forms the quotient of the two digital words such that W s 1 The quotient Ms applied to a data look up ROM programmed for Tan 1 operation which forms a digital reference phase angle limited to an angle s 45 is corrected by selection logic to form the desired phase angle 6k Once 6k is known for each modulation interval the encoded data may be readily extracted since di represents the encoded data Un detector de fase digital que detecta peridicamente las 0k ngulo de fase de una seal portadora en la que los datos son codificados como fase cambia una seal de fase coherente o diferencial portadora modulada se divide en su fase en cuadratura de fase y los componentes R sen 0 y r R0Cos6 t Cada componente de la seal es muestreada a un intervalo de modulacin predeterminado y convertida en una palabra digital que tiene la forma RoCos0fc y R0Sin en una configuracin de los dos componentes de la seal se aplica a un circuito divisor digital que forma el cociente de las dos palabras digitales tales que W s 1 el cociente Ms aplicado a un conjunto de datos mirar hacia arriba ROM programada para Tan 1 operacin que forma un ngulo de referencia de fase digital limitado a un ngulo de 45 s se corrige por la lgica de seleccin para formar el ngulo de fase deseado 6k una vez 6k es conocido por cada intervalo de modulacin de los datos codificados pueden ser extrados fcilmente desde di representa los datos codificados