UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE ELECTROTECNIA Y COMPUTACION Departamento de Arquitectura y Sistemas

Arquitectura de Mquinas Computadoras III

GUIA CLASE PRCTICA No 3

Riesgos por dependencias en el Procesador Segmentado

1. Dada la tabla de reserva de un procesador segmentado: a. Determinar los posibles riesgos por dependencias estructurales. b. Resolverlos, reescribiendo la tabla propuesta sin riesgos.

Inst. I1

S1 ir = M(pc) pc = pc + 4 ir = M(pc) pc = pc + 4 ir = M(pc) pc = pc + 4

S2 A = rf1 mar =rf2 A = rf1 B = rf2 mdr = rf2 A = pc B=d

S3 buff = A + 1

S4 mdr = buff

S5 rd = buff M(mar) = mdr

I2

mar = A + B

M(mar) = mdr

I3

buff = A + B

pc = buff

rd = buff

2. Analice el siguiente trozo de cdigo DLX, y resuelva lo solicitado:

1 CICLO: 2 3 4 5 6 7 8 9 10 11

LOAD R5, 1000(R4) ADDI R4, R4, 1 ADD R2, R7, R1 ADD R11, R21, R3 MUL R17, R2, R1 DIV R2, R4, R1 STORE R2, 1000(R1) SUBI R20, R20, 1 BRX R20, CICLO ADDI R14, R14, 14 ADD R22, R17, R11

1) Identifique y describa las dependencias de datos D-D, D-R, R-D y R-R que existen en este cdigo. 2) Explique cules son riesgosas y cules no. 3) Suponiendo que la implementacin de DLX en que correr este programa no soporta ninguna mejora para tratamiento de dependencias (ni burbuja ni adelantamiento), reescriba el cdigo para hacerlo libre de riesgos por dependencias de datos, usando la menor cantidad de NOPs posibles.

Pgina 1

UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE ELECTROTECNIA Y COMPUTACION Departamento de Arquitectura y Sistemas

Arquitectura de Mquinas Computadoras III

3. Analice el siguiente trozo de cdigo DLX. Responda:

1 CICLO: 2 3 4 5 6 7 8 9 10 11

LOAD R5, 1000(R4) ADDI R4, R4, 1 ADD R2, R7, R1 ADD R11, R21, R3 MUL R17, R2, R1 DIV R2, R4, R1 STORE R2, 1000(R1) SUBI R20, R20, 1 BRX R20, CICLO ADDI R14, R14, 14 ADD R22, R17, R11

a. Diga si este trozo de cdigo puede generar dependencias de control y porqu. b. Resuelva las dependencias de control introduciendo NOPs. 4. Del trozo de cdigo DLX a continuacin:

1) MUL R1, R2, R9 2) ADD R7, R1, R9 3) DIV R7, R1, R9 4) SUB R4, R4, R6 5) BRx R4, d (i) 6) MUL R5, R13, R13 (i+1) 7) SUB R12, R7, R8 8) SUB R12, R5, R6 9) SUB R12, R7, R1 (destino) 10) ADD R13, R12, R5 11) ADD R6, R5, R6
a. Identifique las instrucciones de cada uno de los bloques: bsico, de continuacin y de salto. b. Identifique posibles rellenos a emplear si se usara la tcnica software de salto retardado. 5. Basndose en la ley de Amdahl, desarrolle una expresin para calcular la ganancia real de un procesador segmentado de k etapas que implementa interlock estricto de 3 ciclos por cada salto, considerando que el c% de los programas tpicos del mismo

Pgina 2

UNIVERSIDAD NACIONAL DE INGENIERIA

FACULTAD DE ELECTROTECNIA Y COMPUTACION Departamento de Arquitectura y Sistemas

Arquitectura de Mquinas Computadoras III

corresponden a instrucciones de salto en las cuales, se pierde eficiencia debido al interlock. Verifique numricamente la expresin desarrollada para k=5 y c=15%. 6. En el grupo imaginen y desarrollen cmo representar grfica o teatralmente un escenario con mltiples excepciones en desorden, ya sea del DLX o de algn entorno similar, explique cmo se atienden de forma precisa. Cmo sera de forma imprecisa.

Pgina 3