Marco terico Configuracin del pic para poder utilizar convertidores analgico digitales.

. Los PICs cuentan con un modulo convertidor analgico-digital, que cuenta con 10 entradas en el caso de los PICs de 28 pines mientras que los que son de 40 a 44 cuentan con 13 entradas. Este modulo permite la conversin de una seal de entrada analgica a su correspondiente numero digital a 10 bits. Este modulo tiene 5 registros: Registro de resultado alto (ADRESH.- Result High Register) Registro de resultado bajo (ADRESL.- Result Low Register) Registro de control 0 (ADCON0.- Control Register 0) Registro de control 1 (ADCON1.- Control Register 1) Registro de control 2 (ADCON2.- Control Register 2)

El registro ADCON0 controla la operacin del modulo A/D. El registro ADCON1, configura la funcin de los pines del puerto. El registro ADCON2, configura la fuente del reloj del A/D, programando la adquisicin de tiempo y su justificacin. Descripcin del ADCON0: U-0 BIT 7 U-0 R/W-0 CHS3 R/W-0 CHS2 R/W-0 CHS1 R/W-0 CHS0 R/W-0 R/W-0 GO/DONE ADON BIT 0

Bits 7 6: no tienen una funcin y se leen como un 0 Bits 5 2: CHS3-CHS0: Selecciona los bits para el canal analgico: 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 Canal 0 Canal 1 Canal 2 Canal 3 Canal 4 Canal 5 Canal 6 Canal 7 Canal 8 Canal 9 Canal 10 Canal 11 Canal 12 AN0 AN1 AN2 AN3 AN4 AN5 AN6 AN7 AN8 AN9 AN10 AN11 AN12

1101 1110 1111

No asignado No asignado No asignado

Bit 1: GO/DONE: bit de estado de la conversin: Cuando ADON=1: 1= Conversin en progreso 0= Conversin realizada Bit 0: ADON: bit de encendido del modulo 1= el modulo de conversin esta activado 0= el modulo de conversin esta desactivado

Descripcin del ADCON1 U-0 BIT 7 U-0 R/W-0 VCFG1 R/W-0 VCFG0 R/W-0 PCFG3 R/W-0 PCFG2 R/W-0 PCFG1 R/W-0 PCFG0 BIT 0

Bit 7-6 no asignados se leen como 0 Bit 5 VCFG1: bit de configuracin de referencia de voltaje (VREF- source) 1 = VREF- (AN2) 0 = VSS Bit 4 VCFG0: bit de configuracin de referencia de voltaje (VREF+ source) 1 = VREF+ (AN3) 0 = VDD Bit 3-0 PCFG3-PCFG0: Bits de control de configuracin del Puerto A/D: PCFG3: PCFG0 0000 0001 0010 0011 0100 0101 0110 0111 AN12 AN11 AN10 AN9 AN8 AN7 AN6 AN5 AN4 AN3 AN2 AN1 AN0 A A A D D D D D A A A A D D D D A A A A A D D D A A A A A A D D A A A A A A A D A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A A

1000 1001 1010 1011 1100 1101 1110 1111

D D D D D D D D

D D D D D D D D

D D D D D D D D

D D D D D D D D

D D D D D D D D

D D D D D D D D

A D D D D D D D

A A D D D D D D

A A A D D D D D

A A A A D D D D

A A A A A D D D

A A A A A A D D

A A A A A A A D

Descripcin de ADCON2 R/W-0 ADFM BIT 7 U-0 R/W-0 ACQT2 R/W-0 ACQT1 R/W-0 ACQT0 R/W-0 ADCS2 R/W-0 ADCS1 R/W-0 ADCS0 BIT 0

Bit 7 ADFM: bit selector de formato del resultado A/D 1 = justificado a la derecha 0 = justificado a la izquierda Bit 6 No utilizado se lee como un 0 Bit 5-3 ACQT2-ACQT0: bits de seleccin del tiempo de adquisicin A/D 111 = 20 TAD 110 = 16 TAD 101 = 12 TAD 100 = 8 TAD 011 = 6 TAD 010 = 4 TAD 001 = 2 TAD 000 = 0 TAD Bit 2-0 ADCS2:ADCS0: bits seleccionadores del reloj de conversin A/D 111 = FRC (reloj derivado de A/D oscilador RC) 110 = FOSC/64 101 = FOSC/16 100 = FOSC/4 011 = FRC (reloj derivado de A/D oscilador RC) 010 = FOSC/32 001 = FOSC/8 000 = FOSC/2