PROGRAMA DE INGENIERIA ELECTRONICA, FACULTAD DE INGENIERIA, UNIVERSIDAD DE CUNDINAMARCA

INFORME DETECTOR DE ERRORES

Fernando Andrs Salguero Cod.162 208 176 Mnica Vanessa Paternina Cod.162 207 143 Salgueroti_fer@hotmail.com Vanesita_1405@hotmail.com

Resumen El detector de errores se refiere a una transmisin de informacin de donde esta informacin se ve afectada por el ruido y para esto se introducen varios bits redundantes de forma que el receptor detecte que se ha producido un error y algunos receptores adems de detectar el error lo corrigen que para esto es incorporar es incorporar ms informacin redundante para poder deducir cual fue el carcter que se transmiti

como un lmite de errores de 10-6 y para las redes LAN de 10-9. Otra forma de cuantificar los errores es mediante la tasa de error residual, que es el cociente entre el nmero de bits que tienen errores no detectados y el nmero de bits transmitidos con error.2
DETECTOR DE PARIDAD

Palabras Claves Errores , Detector de errores, , Bits, paridad, BCD natural.

INTRODUCCIN

En este laboratorio se pretende comprender, disear e implementar la transmisin de datos en este caso un cdigo BCD natural, en donde se va a aplicar un control de errores, por medio de un cdigo detector de errores por paridad par. 1. DISTANCIA DE HAMMING

Cuando se va a transmitir informacin binaria, esta suele dividirse en bloques y se codifica cada bloque aadiendo un bit extra a la informacin que se quiere transferir; este bit se llama bit de paridad y puede ser 0 o 1 segn el mtodo usado como es el de paridad par o paridad impar. Este bit cumple la funcin de indicar si la transmisin ha sido correcta o no. PARIDAD PAR: El nmero total de unos de un bloque de informacin (incluido el bit de paridad) debe ser par. Paridad par Horizontal y vertical Combinacin Bit de paridad par horizontal 1111 0111 1000 1001
.

Es el nmero de bits que tienen que ser cambiados para transformar una palabra de cdigo valida en la siguiente palabra de cdigo valida en secuencia. La eficacia de los cdigos detectores y correctores de errores dependen de la diferencia entre una palabra de cdigo valida y otra. Cuanto mayor sea la diferencia, menor posibilidad de que una palabra sea transformada en otra por una serie de errores.1

0 1 1 0 Bit de paridad par vertical

1001

1.1. DETECCIN Y CORRECCIN DE ERRORES Los errores en la transmisin pueden ser debidos a tres distintas causas: 1. Caractersticas materiales del medio o canal 2. Equipos de transmisin 3. Causas externas al circuito de datos Para cuantificar el efecto de los errores sobre la transmisin la tasa de error o BER (Bit Error Rate) que es el cociente entre el nmero de bits recibidos errneamente y el nmero total de bits transmitidos. Para las redes WAN se considera

PARIDAD IMPAR: El nmero total de unos de un bloque de informacin (incluido el bit de paridad) debe ser par. Paridad impar Horizontal y vertical Combinacin Bit de paridad impar horizontal 1111 0111 1000 1001
.

1 0 0 1 Bit de paridad impar vertical

0110

Josep M. Barcelo Ordinas, Jordi igo Griera, Jaume Abella I Fuentes Estructura de redes de computadores - Pgina 133 - 2009

Javier Garca Zuba, Ignacio Angulo Martnez, Jos Mara Angulo Sistemas Digitales y tenologia de computadores pagina 121- 2007

INFORME DE LABORATORIO DETECTOR DE ERRORES (Octubre 2011) II. PROCESO REALIZADO 2.1 Con estos conocimientos adquiridos previamente, se da inicio a la prctica de laboratorio, en la cual se pretende comprobar prcticamente cual es el funcionamiento de un detector de errores de paridad par.
output_bit( PIN_C0, bit0);//Envio de primer bit delay_ms(1000); //Tiempo de espera entre cada envio de bit output_bit( PIN_C0, bit1);//Envio de segundo bit delay_ms(1000); //Tiempo de espera entre cada envio de bit output_bit( PIN_C0, bit2);//Envio de tercer bit delay_ms(1000); //Tiempo de espera entre cada envio de bit output_bit( PIN_C0, bit3);//Envio de cuarto bit delay_ms(5000); //Tiempo de espera entre cada envio de trama } } .. //PROGRAMA PARA RECEPTOR #INCLUDE <16F84.H> //TIPO DE MICROCONTROLADOR A USAR #USE DELAY(CLOCK= 4000000) //FRECUENCIA DE 4MHz #FUSES XT,NOWDT,NOPROTECT //DEFINE FUSIBLE DE PROGRAMACION //Definicin de variables INT bit0=0, bit1=0, bit2=0, bit3=0, aux=0; VOID MAIN (){ //Inicio programa output_b(0); //Clarear todos los bits de salida while(true)//Instruccin para loop infinito { aux=INPUT(PIN_A0); //Almacenamiento de bit de inicio IF (aux==1)//Espera a recepcion de bit de inicio { output_b(0); //Clarear todos los bits de salida delay_ms(2000);//Tiempo de espera para inicio de recepcion de trama bit0=INPUT(PIN_A0); //Almacenamiento de valor de primer bit output_bit( PIN_B0, bit0); //Visualizacin de valor de primer bit delay_ms(1000); //Tiempo de espera entre cada recepcin de bit

Figura 1. Simulacin de un detector de errores con paridad par.

En la figura1 se puede observar la simulacin del circuito implementado de paridad par; Se Realiz la comunicacin por medio de dos microcontroladores: como transmisor un 16f873 con su respectivo bit de paridad y como receptor un 16f84a tambin con su bit de redundancia. Se eligi la comunicacin serial por tratarse de un solo canal de comunicacin, adems que es ms sencillo y efectivo utilizar los microcontroladores en modo digital que en modo anlogo para transmitir y recibir la informacin de BCD natural. Para lograr la comunicacin serial de 8 bits entre los dispositivos se implement un cdigo fuente en lenguaje C que se basa en un simple protocolo de comunicacin asncrona con sus respectivos bits de inicio y parada, adems de la trama con la informacin. A continuacin se muestra los cdigos fuente utilizados:
//PROGRAMA PARA TRANSMISOR #INCLUDE <16F873.H> //TIPO DE MICROCONTROLADOR A USAR #USE DELAY(CLOCK= 4000000) //FRECUENCIA DE 4MHz #FUSES XT,NOWDT,NOPROTECT,NOLVP //DEFINE FUSIBLE DE PROGRAMACION //Definicin de variables INT bit0=0, bit1=0, bit2=0, bit3=0, bit4=0, bit5=0, bit6=0, bit7=0; VOID MAIN () //Inicio programa { SETUP_ADC_PORTS(ALL_ANALOG); //CONFIGURA ENTRADAS ANALOGAS (PORTA-> ANALOG) SETUP_ADC(ADC_CLOCK_INTERNAL); //DEFINICION DE FRECUENCIA DE OPERACION while(true) //Instruccin para loop infinito { //ALMACENAR VALOR DE CADA BIT DEL PUERTO B EN SU RESPECTIVA VARIABLE bit0=INPUT(PIN_B0); bit1=INPUT(PIN_B1); bit2=INPUT(PIN_B2); bit3=INPUT(PIN_B3); //INICIO DE SECUENCIA DE TRANSMISIN DE 8 BITS output_bit( PIN_C0, 1);//Envio de bit de inicio delay_ms(500); output_bit( PIN_C0, 0); delay_ms(1000);

bit1=INPUT(PIN_A0); //Almacenamiento de valor de segundo bit output_bit( PIN_B1, bit1); //Visualizacin de valor de segundo bit delay_ms(1000); //Tiempo de espera entre cada recepcin de bit bit2=INPUT(PIN_A0); //Almacenamiento de valor de tercer bit output_bit( PIN_B2, bit2); //Visualizacin de valor de tercer bit delay_ms(1000); //Tiempo de espera entre cada recepcin de bit bit3=INPUT(PIN_A0); //Almacenamiento de valor de cuarto bit output_bit( PIN_B3, bit3); //Visualizacin de valor de cuarto bit delay_ms(1000); //Tiempo de espera entre cada recepcin de bit aux=0; //Reinicio de la variable de almacenamiento de bit de inicio delay_ms(5000); //Tiempo de espera entre cada recepcin de trama } } }

2.2 Posteriormente se requiere un mtodo de generacin de cdigo BCD natural que tenga correccin de paridad par vertical y horizontal. El cual se puede observar en la figura 3

Figura 2. Simulacin de un cdigo BCD natural con deteccin de errores por paridad par vertical y horizontal

PROGRAMA DE INGENIERIA ELECTRONICA, FACULTAD DE INGENIERIA, UNIVERSIDAD DE CUNDINAMARCA

En la figura 2 se muestra la simulacin del cdigo BCD natural con deteccin de errores por paridad par, vertical y horizontal, fue desarrollado con microcontroladores y lgica de compuertas xor para poder obtener el bit de redundancia de la paridad par que se peda de esta forma se comprob por medio de software (Proteus) que al comparar la paridad vertical y horizontal del emisor con el receptor se logra detectar 1 error, a que se presenta cruce de deteccin que permite ubicar el error El cdigo BCD cuenta como un nmero binario normal del 0 al 9, pero del diez (1010) al quince (1111) no son permitidos para el cdigo BCD natural. DECIMAL 0 1 2 3 4 5 6 7 8 9 BCD 8421 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 [4] ANDREW TANEMBAUM. Redes de computadoras. 2003

Este cdigo es utilizado, entre otras aplicaciones, para la representacin de las cifras de los nmeros decimales endisplays de 7 segmentos.

CONCLUSIONES En la prctica concluimos que es un sistema bastante confiable ya que solo se detectan errores cuando se est transmitiendo la informacin bit a bit. La distancia haming del cdigo BCD natural es de 1 por lo tanto, es muy difcil de detectar y corregir los error cuando son de rfaga Un cdigo detector de errores horizontal para un cdigo BCD natural no podra corregir errores porque para detectar y corregir d errores se necesita de un cdigo de distancia 2d+1, entonces solo detecta 1 error, Mientras que un cdigo detector de errores horizontal y vertical si permite corregir solo los errores que se cruzan.

BIBLIOGRAFA [1] Josep M. Barcelo Ordinas, Jordi igo Griera, Jaume Abella I Fuentes Estructura de redes de computadores Pgina 133 2009 [2] Javier Garca Zuba, Ignacio Angulo Martnez, Jos Mara Angulo Sistemas Digitales y tenologia de computadores pagina 121- 2007 [3] Cdigo detector y corrector de error, fundamentos de la informtica