Está en la página 1de 8

Inspeccin en Produccin

Optimizacin de estrategias de prueba durante el diseo


Amit Verma amit.verma@teradyne.com Los ingenieros han utilizado la experiencia del pasado o preferencias subjetivas como medio para asignar estrategias de prueba a nuevos productos, sin analizar las ventajas y debilidades de los diferentes mtodos de prueba de una forma cuantitativa. Las herramientas del programa DFT permiten realizar pruebas durante el diseo de las placas, permitiendo a los ingenieros de pruebas trabajar de manera concurrente con los diseadores. El estudio de los resultados demuestra que la deteccin pronosticada por el programa DFT es real cuando se compara con la deteccin de fallos lograda en produccin. La utilizacin del programa DFT durante el diseo del PCB permite modelar la deteccin o cobertura de fallos de las diferentes estrategias de prueba y reducir los puntos de acceso ICT (cama de pinchos), reduciendo costes y mejorando la calidad. En pruebas reales, la velocidad de captura de defectos se duplic cuando se utilizaron estrategias de prueba alternativas, y la velocidad de produccin de la lnea vari de manera significativa dependiendo de la estrategia de prueba elegida. Cuando el programa DFT permite estas decisiones en las primeras etapas del ciclo de vida del producto, los OEMs y proveedores consiguen reducciones de coste en todo el ciclo de vida del producto desde NPI hasta el proceso de fabricacin y el periodo de garanta. Actualmente, los fabricantes de placas y mdulos electrnicos de todo el mundo, presionan a los Ingenieros de prueba para reducir costes, aumentar la calidad y recortar el time to market. Las estrategias de prueba pueden ser utilizadas para proporcionar a las organizaciones, una ventaja estratgica para mejorar el rendimiento y la calidad ofrecida. Las pruebas pueden y deben ser usadas para ganar terreno en un entorno competitivo, reduciendo costes y mejorando el rendimiento durante todo el ciclo de vida del producto, desde el diseo hasta la introduccin del nuevo producto (NPI), fabricacin y garanta. El retorno de la inversin (ROI) de una estrategia de pruebas efectiva resulta en una mejora de semanas en time to market y quizs millones de dlares de ahorro1. Los fabricantes electrnicos tienen muchas opciones a considerar cuando disean procesos de estrategias de prueba2 para sus PCBAs (PCB assemblies); inspeccin ptica automatizada (AOI), inspeccin con rayos X automatizada (AXI), pruebas con sondas mviles sin contacto (FPT) y test sobre el circuito (ICT). Cada una de estas tecnologas tiene sus propias caractersticas de deteccin de fallos y rendimiento que los usuarios tienen que evaluar frente a sus espectros de fallos y rendimiento antes de determinar sus estrategias de prueba. Los ingenieros tienen que hacer balance de los costes de funcionamiento, costes del capital, deteccin de fallos, productividad, resolucin del diagnstico, capacidad de realimentacin del proceso y fiabilidad del producto a largo plazo. La prdida de puntos de acceso fsico para pruebas aade otra dimensin de complejidad al problema para muchos PCBAs modernos. Determinar los fallos y priorizar las redes que requieren accesos fsicos en una exploracin de lmites y entorno de pruebas digital, son retos difciles. Utilizando mltiples tcnicas de pruebas de una manera complementaria y distribuida, los fabricantes pueden lograr importantes mejoras de rendimiento. Qu herramientas se tienen que utilizar en una estrategia de pruebas distribuida? Cul es la deteccin de fallos proporcionada por cada tcnica de pruebas? Cmo tienen que ser distribuidas las pruebas para lograr el rendimiento requerido? Cul es el equilibrio correcto entre el test complementario y la deteccin de fallos? Qu nodos requieren accesos de prueba y qu nodos no? Cules son los riesgos/ huecos en mi estrategia de test optimizada? Estas son las preguntas que los ingenieros estn intentando responder en nuestro actual entorno de pruebas. Adems el aumento de la presin del time to market nos obliga a que hagamos planes para optimizar nuestras estrategias de prueba muy al principio, durante el diseo del PCB, antes de fabricar. Este artculo investiga la necesidad de soluciones de pruebas distribuidas. Diferentes estudios ilustran como el software de diseo (DFT) puede ser utilizado para optimizar las estrategias de prueba durante el diseo del PCB para lograr un equilibrio entre deteccin de fallos y costes de las pruebas. Se requiere una estrategia de pruebas distribuida Ninguna tcnica de pruebas es ptima por si sola para cualquier desafo, cada una tiene sus propios puntos fuertes y dbiles y hay que evaluarlos como una solucin dentro del planning de pruebas general. Aunque los mtodos de inspeccin son capaces de encontrar defectos ms cerca de su origen para depurar y reparar ms rpidamente, no aseguran el funcionamiento correcto del producto, como lo hacen los mtodos de test ICT y funcionales (figura1).

Figura 1. Resolucin del diagnstico. Los mtodos de test con una mayor resolucin del diagnstico muestran un coste de depuracin menor, una mejora del proceso (se identifica ms claramente la causa primordial) y requieren operadores con menos conocimientos para la depuracin. Los mtodos funcionales de test, aunque generalmente tienen una resolucin del diagnstico pobre, dan confianza en la funcionalidad del producto lo que no se obtiene con los otros mtodos. Las diferencias se amplan cuando el acceso ICT es limitado. Se requiere un mtodo de test combinado, especialmente para placas con acceso ICT.

Febrero 2003

Inspeccin en Produccin

La enorme complejidad requiere un software moderno de anlisis. Diferentes mtodos de pruebas varan su abanico de detecciones como se muestra en la figura 2. Una estrategia de pruebas distribuida que incluye los requerimientos correctos como resolucin del diagnstico, deteccin/cobertura de fallos, puntos de acceso de test, tiempo de desarrollo de test, niveles de habilidad y costes de formacin, utilizacin y tiempo de operacin, normalmente proporciona resultados ptimos para un PCBA en particular. La necesidad de utilizar DFT y tener un software de estrategia de pruebas Cmo desarrollar mejor estrategias de test distribuidas? Ya que cada mtodo de pruebas, presenta niveles de rendimientos variable con muchas

caractersticas diferentes (ver figuras 1 y 2). Uno puede fcilmente imaginar la matriz de evaluacin crecer hasta proporciones de difcil manejo. Cuando se resuelve un problema con tantos mtodos de test, la optimizacin de una estrategia de test se hace difcil y lenta y en el mejor caso da resultados discutibles. En el pasado los ingenieros normalmente elegan las estrategias de test basndose en experiencias anteriores o preferencias subjetivas. Cuando ICT combinado con inspeccin visual ha sido una estrategia de prueba efectiva ha sido aplicada durante aos arbitrariamente a muchos PCBAs sin las metodologas de anlisis disponibles actualmente. Los PCBAs modernos en entornos con costes y tiempos competitivos, requieren que logremos rendimientos de prueba ms ptimos para cada placa basados en caso-por-caso. Esto requiere programas de modelado de

deteccin de fallos para cada componente especfico para encontrar informacin sobre puntos de acceso ICT perdidos, y una completa librera de dispositivos, as como requisitos particulares de rendimiento para cada placa. Cada PCBA tendr un nico espectro de fallos y si se utiliza el software para disear una estrategia de test con el espectro de fallos en mente, se podr conseguir un resultado ms ptimo y ms completo. Un factor crtico de los PCBAs con puntos de accesos ICT limitados es el anlisis de pruebas durante el diseo, antes de la fabricacin. La optimizacin de pruebas y el software de modelado que permite el anlisis del test antes de hacer el routing de los diseos PCB, requiere menos repeticiones de diseo, un time to market menor, una deteccin de fallos mejorada y costes de comprobacin ms bajos.

Figura 2. Errores detectados por varios sistemas de test/inspeccin

Febrero 2003

Inspeccin en Produccin

DFX para placas con accesos ICT limitados Hoy en da DFx3 es un rea clave a enfocar para los OEMs ya que acelera al time to market y time to volume, reduce costes de fabricacin y disminuye los defectos. Verificando los diseos PCB con una regla de chequeo, los defectos que pueden impactar severamente la calidad de la produccin pueden ser fcilmente rectificados. De la misma forma, un anlisis efectivo de pruebas durante el diseo puede mejorar el rendimiento de dichas pruebas en produccin, de manera significativa. El software DFT permite a los ingenieros de pruebas trabajar concurrentemente con los diseadores y estos pueden pronosticar el espectro de fallos, hacer un planning de la estrategia de pruebas, conocer la deteccin de fallos y los puntos de acceso de test antes de hacer el routing del diseo PCB. Algunos programas pronostican un espectro de fallos para cada pin, componente y seal en la placa y de este modo identifican que pads de prueba proporcionan mayor deteccin de fallos. Haciendo una lista de los pads de prueba que proporcionan deteccin en orden descendente, los diseadores pueden tomar decisiones inteligentes sobre qu pads tienen que estar presentes en las placas con acceso limitado. Lo fundamental es reducir las iteraciones del diseo, los problemas y mejorar rendimientos de prueba en fabricacin con costes

ms bajos. Adems, si el programa modela la deteccin de fallos proporcionada para cada mquina en el sistema de test distribuido, se puede identificar todos aquellos pads de prueba que pueden ser eliminados por la deteccin redundante de otras etapas del test. Anlisis del Software DFT Libreras analgicas, digitales y de Boundary Scan El programa tiene que utilizar libreras analgicas, digitales y de boundary scan para realizar de manera precisa el anlisis de deteccin con ICT, MDA y FPT. Todos los modelos de los componentes tienen que ser almacenados en una librera con arquitectura abierta y con un formato especfico que no sea del fabricante. Este formato neutral tiene que ser generado automticamente utilizando herramientas proporcionadas por el software que traducirn las libreras de modelos del fabricante al formato neutral. La librera de modelos de dispositivos proporciona la funcin del pin e informacin de la estructura del dispositivo que permite al programa tomar decisiones inteligentes referentes a los requisitos de los puntos de acceso de prueba en circuito, para un dispositivo multi-unidad analgico y digital. Esto incluye, por ejemplo, la identificacin de resistencias individuales en un paquete de resistencias para proporcionar unidades de test individuales. El programa tambin tiene que identificar redes de boundary scan puras y sus puertos de acceso de test (TAP) para el estudio de tcnicas de reduccin. Deteccin de fallos complementaria y redundante Diferentes factores obligan a las estrategias de prueba a servir diferentes exigencias del mercado. A veces el factor a tener a cuenta es el

acceso y en este caso se puede utilizar un software para cubrir un test complementario entre, por ejemplo, ICT y AXI. Este test complementario puede ser ejecutado de dos maneras, las dos tienen que ser soportadas por software la manera preferida depende de los requerimientos del mercado: 1. Mximo AXI complementado con ICT simplificado Esta estrategia logra el mximo de pruebas y una reduccin de pads de test ya que supone que los cortocircuitos y circuitos abiertos sern detectados por AXI y adems esa deteccin de cortos/abiertos redundante en los mismos pines no se realiza con ICT. Con esta metodologa, ICT es utilizado slo para verificar que un componente funcional de valor correcto ha sido colocado en su posicin, con la orientacin correcta. Se puede lograr esto haciendo el test de una unidad del dispositivo multimodular analgico o digital como se muestra arriba en la figura 3. Este es un ejemplo de un test complementario donde los mtodos de prueba son utilizados de forma que minimicen el solapamiento de los fallos y consigan una reduccin mxima de los puntos de prueba (3 contra 12 en este ejemplo). Se puede utilizar el software DFT en la fase inicial del diseo para obtener un planning de prueba que minimice los requisitos de los pads de test y de los utillajes de prueba.. As se reducen los costes de utillajes (fixture), la complejidad, el peso, el tiempo de depuracin y el plazo de entrega, una estrategia deseada para placas con accesos limitados y en entornos de fabricacin que luchan con problemas de repetibilidad (entre fixture y PCB) en placas con un nmero alto de pruebas. 2. Mximo ICT complementado con AXI simplificado Por otro lado, otros fabricante pueden querer aplicar estrategias

Figura 3. Estudio de la tcnica de reduccin en un dispositivo multi-modular analgico o digital, se supone que se hace una inspeccin automatizada para la deteccin de los cortocircuitos y circuitos abiertos en cada pin del dispositivo.

Febrero 2003

Inspeccin en Produccin

con mximo ICT en placas con accesos limitados seguido de AXI para rellenar huecos en la deteccin de fallos por la perdida de accesos. Ya que ICT es generalmente un mtodo de test mucho ms rpido que AXI, los fabricantes con un volumen de requisitos alto pueden preferir esta tcnica a la anterior. El software puede ser utilizado para priorizar las necesidades del acceso para los diseadores antes de hacer el routing del diseo PCB para poner de manera selectiva pads de test donde se realiza una deteccin de fallos mayor. Se puede utilizar AXI slo para proporcionar deteccin donde ICT no la da, minimizando el tiempo de test AXI. Algunos tipos de PCBAs como placas de airbag o placas para la aviacin que estn destinadas a aplicaciones de alta fiabilidad, normalmente requieren pruebas redundantes para minimizar la posibilidad de que no se detecten algunos defectos. Sabiendo que ningn mtodo de prueba es perfecto, algunos OEMs prefieren un alto nivel de deteccin

redundante para asegurar que todas las oportunidades de fallos posibles estn suficientemente probadas. El programa DFT es efectivo y tiene que permitir a los usuarios seguir tanto la estrategia redundante como complementaria para identificar el grado de la deteccin para conseguir los requisitos de calidad y fiabilidad del entorno final. Las estrategias de prueba que estn ms enfocadas en la deteccin complementaria tendern a ofrecer una mayor velocidad de prueba y costes ms bajos que las estrategias de deteccin redundante que verifican los mismos tipos de fallos en varias etapas. La estrategia de prueba ptima depende de la aplicacin final y de las necesidades del usuario para accesos de prueba, velocidad, costes y fiabilidad. El programa DFT, puede ayudar eficazmente a los fabricantes a entender, calificar y analizar estos factores para realizar un balance de qu es apropiado para cada PCBA en particular y de los objetivos de la fabricacin.

Huecos en la deteccin de fallos Como se ha discutido antes, el software tiene que utilizar libreras analgicas, digitales y de modelos de boundary scan para detectar la falta de cobertura ICT, MDA y FPT a nivel de pin del componente. Los usuarios ganan visibilidad en la deteccin complementaria vs la redundante proporcionada por cada mquina en sus sistemas de test distribuido. Adems, el programa tiene que determinar qu defectos no han sido examinados en una etapa de prueba determinada y as identificar dnde el plan de pruebas no tiene cobertura (ver figura 4). Es igual de importante para un ingeniero de pruebas, saber donde no hay cobertura de fallos en una estrategia de pruebas como saber donde si la hay. Tratando el espectro de fallos y la cobertura de cada etapa de comprobacin como entidades completamente diferentes, el programa proporciona informacin de forma objetiva y no sesgada sobre el problema de deteccin de fallos.

Figura 4. Captura de pantalla de deteccin de fallos del software DFT, el programa proporciona los tipos de defectos probados en cada etapa del test. Se puede ver la deteccin complementaria y la redundante. La generacin de informes se hace a nivel de pin del componente. Los ingenieros tienen ms control de qu ha sido probado y qu no ha sido probado.

Febrero 2003

Inspeccin en Produccin

Costes de garanta, fiabilidad del producto y devoluciones Cuando los ingenieros tienen la capacidad de identificar donde tienen y dnde no tienen cobertura de test y en qu grado esta cobertura se solapa con otras etapas del test, pueden evaluar si su plan de pruebas presenta los requisitos de fiabilidad para el entorno de usuario final. La cantidad de devoluciones, los costes de la garanta y los costes comerciales del cliente son grandes inconvenientes para todos los fabricantes, de ah que el nivel de calidad del producto sea una medida clave para el rendimiento de cualquier estrategia de pruebas. El programa DFT permite a las organizaciones minimizar la exposicin a estos factores y asegurar un nivel de fiabilidad de producto que satisfaga los requisitos del mercado. Se puede conseguir un ahorro importante a travs de garantas y costes de devoluciones reducidos. Estudio de casos Metodologa Se aplicaron tres estrategias de test a determinadas PCBAs con accesos ICT limitados, utilizando el programa de anlisis DFT. La deteccin de fallos y otros atributos del rendimiento han sido medidos para cada plan de test y en cada placa utilizando la capacidad de generacin de informes del programa. A pesar de que el software puede generar informes de cobertura de muchos tipos de fallos como valor, orientacin, desviacin y ausencia de dispositivos, slo se muestran la deteccin de cortos y abiertos para simplificar el anlisis y mostrar los resultados. Las libreras analgicas, digitales y modelos de boundary scan estaban disponibles para el programa DFT para que inteligentemente determinase la deteccin y eliminase los accesos ICT probe (pads de prueba) en reas donde las etapas de test se solapa-

ban o tenan deteccin de fallos redundante. Mtodo de reduccin de puntos de prueba Los siguientes mtodos de eliminacin de accesos fueron utilizados en ICT cuando otra etapa de test (AXI o AOI) cubra la deteccin de fallos: Realizar el test para un elemento en dispositivos multi-elemento, analgicos y digitales en los casos en que otra etapa de test cubre los cortos y abiertos en otros pines (explicado en la figura 3, se eliminan accesos en n1 elementos). Accesos para seales TAP slo en dispositivos boundary scan para verificar componentes y orientacin correcta (cortos y abiertos en otros pines estn comprobados en otra etapa de test o va una red puramente de boundary scan). Los siguientes tipos de estrategias de eliminacin de accesos no fueron aplicados, aunque se puede lograr una reduccin de accesos mayor aplicando estas tcnicas: Pines virtuales boundary scan: Utilizar celdas boundary scan como controladores y detectar recursos para realizar tests de dispositivos que no son de tipo boundary scan y as eliminar los accesos que hay en estas redes. Eliminar las conexiones en un lado de las resistencias serie de terminacin donde las resistencias son utilizadas en redes de conexin de dispositivos digitales, eliminar la conexin en un lado de la resistencia y controlar/detectar utilizando la conexin restante. Redes de pin nico no utilizado: Estas son redes en las que la nica conexin es a travs de un pin del dispositivo no utilizado. Tests mnimos de dispositivos no boundary scan y no multi-elemento para verificar slo presencia, funcin y orientacin. Si se comprueban los cortos y abiertos en otra etapa de test, se puede eliminar el acceso en muchos pines del dispositivo. Esto

requiere modificar las libreras de componentes antes del modelado del software y ejecucin del test. Estrategias de prueba Se han analizado tres estrategias de prueba en cada placa: 1. ICT (slo) Descripcin: ICT es el nico mtodo de test utilizado. ICT utiliza el mximo nmero de accesos en la placa, permitido por el diseo. Ventajas: La estrategia ms comn utilizada en la industria de hoy en da. La deteccin de fallos no es buena cuando el acceso es limitado. 2. Transmisin4 AXI y ICT Descripcin: Se utiliza la transmisin de rayos X para hacer el test de todas las uniones posibles en esta placa de doble cara. ICT proporciona la deteccin de cortos y abiertos complementaria en los pines que no son accesibles por la transmisin de rayos X y proporciona deteccin de otros defectos como componentes correctos y orientacin. Ventajas: Ms velocidad de test, coste ms bajo, estrategia de test combinado AXI/ICT ya que la transmisin por rayos X generalmente opera a una velocidad triple que cross-section por rayos X. Proporciona una deteccin sumamente mejorada para placas con accesos ICT limitados sin sacrificar la velocidad de produccin y ofreciendo una fiabilidad mayor del producto y menor nmero de devoluciones. 3. Cross-section AXI & ICT Descripcin: Se utiliza cross-section por rayos X para testear tantas uniones como sea posible y que estn accesibles (generalmente ms del 99%). ICT proporciona deteccin de fallos en otros defectos como componentes correctos o orientacin pero no est enfocado a la deteccin de cortos y abiertos cubierta ya por AXI. Ventajas: Estrategia AXI/ICT com-

Febrero 2003

Inspeccin en Produccin

binada para placas complejas destinadas a aplicaciones de alta fiabilidad. Proporciona la mayor deteccin posible y minimiza las devoluciones. 4. AOI & ICT Descripcin: Se utiliza AOI para testear todas las uniones posibles y que sean accesibles (uniones escondidas como BGAs no pueden ser comprobadas). Se utiliza un proceso AOI de 2 pasos. ICT proporciona deteccin complementaria de otros defectos como componentes correctos y orientacin pero no est enfocado a detectar cortos y abiertos de las soldaduras accesibles por AOI ya que AOI se ocupa de estas. Ventajas: Estrategia combinada AOI/ICT para placas de alto volumen con accesos ICT de funcionalidad obligada. Proporciona una deteccin de fallos buena con un coste reducido. Estudio de placas Placa 1 Doble cara, densidad alta, gran complejidad Bajo volumen de produccin Utilizacin final en telecomunicaciones Dimensiones de las placas 16 x 16.5

33.325 uniones 3408 componentes 8044 redes/seales Placa 2 Doble cara, densidad alta, gran complejidad Alto volumen de produccin Utilizacin final en informtica Dimensiones de las placas 16 x 14.5 20.630 uniones 3250 componentes 5128 redes/seales Placa 3 Doble cara, densidad alta Alto volumen de produccin Electrnica de consumo 3883 uniones de soldadura 992 componentes Placa sin BGAs 1295 redes/seales Estudio de los resultados Modelado por software Se han obtenido los siguientes resultados (ver tabla 1) al modelar los datos de las placas utilizando el programa DFT. Esta creacin del modelo puede ser realizada antes de hacer el rutado del diseo PCB y as proporcionar los accesos ICT, all donde son requeridos, eliminando los tests re-

dundantes y reduciendo el nmero de puntos de prueba ICT, con lo que se mejora la velocidad de produccin. Estudio de los resultados - Entorno Real de Produccin Los resultados siguientes (ver tabla 2) han sido observados cuando la placa 1 ha entrado en produccin. La velocidad de deteccin de cada estrategia ha sido medida utilizando una cantidad de 252 defectos que representan el espectro natural de fallos en una empresa EMS especfica. Puntos importantes en el estudio de los casos La deteccin pronosticada (mirar test de soldadura) utilizando el programa DFT fue parecida a la deteccin lograda en el entorno real de produccin. La utilizacin de un mtodo combinado AXI /ICT (estrategias 2 y 3) en placas con accesos de test limitados mejora la deteccin de fallos comparada con la utilizacin de slo ICT (estrategia 1). La reduccin de accesos ICT y la reduccin de costes de utillajes ICT fueron mayores en la estrategia de test 3 para las dos placas ya que la

Febrero 2003

Inspeccin en Produccin

Glosario Anlisis de test.- Se utiliza toda la informacin BOM y CAD para determinar el acceso fsico ICT. Adems la deteccin de fallos de otras etapas de test como AXI, FPT o AOI estn incluidas en el modelo de la cobertura del test y se toman decisiones como qu etapas de test tienen que proporcionar cobertura en qu partes y pines. Cualquier falta de acceso es investigada y se determinan los requerimientos de los pads de test en base a la deteccin de fallos de todas las etapas (no slo ICT) y en la informacin de la librera de dispositivos (BSCAN, analgica, digital). Cobertura de fallos.- La efectividad de una etapa de test para detectar un tipo de defecto especfico en una posicin totalmente accesible Cobertura de test.- Cobertura de test = Cobertura de fallos x Test de acceso. Espectro de fallos.- Los tipos de defectos y posiciones donde pueden ocurrir en el PCBA. GENCAM.- El estndar IPC 2541. Este estndar establece las necesidades y otras consideraciones para intercambiar informacin entre equipos de software para la fabricacin electrnica y sistema de informacin de fbrica. Esta informacin consiste en parmetros y atributos, datos del producto, informacin de procesos, monitorizacin y control de equipos, utilizacin de recursos y consumo de material. Para ms informacin visitar www.gencam.org. Test de acceso.- El nivel de accesos que tiene la etapa de test hacia el PCBA. Por ejemplo, ICT puede tener un acceso menor al 100% a las seales en el PCBA mientras que la transmisin AXI puede tener un acceso menor al 100% a las uniones de soldadura en el PCBA. El concepto de test de acceso es independiente de la cobertura de fallos. Test de proceso.- El Test de proceso o Test Estructural engloba todas las operaciones de test e ins-

deteccin AXI tambin es la ms alta para la estrategia 3. Aunque la estrategia 3 proporciona el mximo nmero de accesos de test AXI y mxima deteccin combinada de fallos, observar que el tiempo de test AXI en la estrategia de test 3 es tres veces mayor que en la estrategia 2. Aunque la estrategia 2 ofrece poca reduccin de accesos sobre la estrategia 1, la deteccin de fallos mejora de forma significativa sobre la estrategia 1 a pesar de que los accesos de test de transmisin AXI en las placas 1 y 2 son del 39% y 79% respectivamente. Se prefiere la estrategia 2 para volmenes de produccin altos con sensibilidad en los costes que requiere mejor fiabilidad durante mucho tiempo ya que el tiempo de test es un tercio del tiempo en la estrategia 3. La estrategia 3 se adapta mejor a los productos que tienen un volumen de fabricacin ms bajo, no tan sensibles a los costes de fabricacin y que tienen unos costes de avera muy altos. La estrategia 4 puede ser muy efectiva en entornos de fabricacin de gran volumen en placas con un nmero de dispositivos BGA bajo. La deteccin de fallos puede ser mejorada significativamente en comparacin con el uso de nicamente la estrategia ICT. Conclusiones Los ingenieros han utilizado las experiencias o preferencias subjetivas como medio para asignar estrategias de test a un nuevo producto sin analizar las ventajas y debilidades de va-

rios logros de test diferentes de una manera cuantitativa. Los PCBAs modernos, en nuestro entorno competitivo de coste y calidad requieren una estrategia ms optimizada para cada PCBA en particular. Las herramientas del programa DFT que ofrece anlisis de test durante el diseo de las placas, permite a los ingenieros de test trabajar concurrentemente con los diseadores. Pueden pronosticar el espectro de fallos y la renuncia a los accesos de test antes de hacer el rutado de los diseos PCB. Las ventajas de utilizar el programa DFT son: menor ciclo de diseo, mejores accesos de test, deteccin de fallos mejorada, menos problemas, costes de produccin menores, mejor time to market, mejor calidad y costes de devolucin menores. El estudio de los resultados demuestra que la deteccin pronosticada por el programa DFT es realista cuando sta se compara con la conseguida en produccin. Utilizando el programa DFT durante el diseo del PCB para modelar la deteccin de fallos de diferentes estrategias de test y renunciar a los accesos ICT puede reducir los costes de forma significativa y mejorar la calidad. La velocidad de captura de fallos se dobla al emplear AOI y AXI junto con ICT y la velocidad de produccin vara sensiblemente dependiendo de la estrategia de test elegida. Cuando el programa DFT permite tomar estas decisiones en las primeras etapas del ciclo de vida del producto, los proveedores de las OEMs y EMS pueden ganar reduciendo costes en todo el ciclo de vida del producto desde NPI hasta el proceso de fabricacin y garanta.

Febrero 2003

Inspeccin en Produccin

peccin anterior al test funcional. Estas etapas de test e inspeccin son generalmente enfocadas a verificar el ensamblaje correcto del PCB (no funcionalidad). Test distribuido.- Una estrategia de test que evala las ventajas de varias mquinas de test (midiendo su deteccin de fallos, accesos, velocidad de test, resolucin del diagnstico u otros atributos) en tanto de forma complementaria como con solapamiento para conseguir un rendimiento combinado ptimo para las necesidades del negocio. Lista de acrnimos AOI Automated Optical Inspection API Automated Paste Inspection AXI Automated X-Ray Inspection BIST Built in Self test BSCAN Boundary Scan IEEE 11.49.1 CAD Computer Aided Design CEM Contract Electronics Manufacturer DFM Design For manufacturing DFT Design For Test DFx Design for Test & Manufacturing EMS Electronic Manufacturing Services ESS Environment Stress Screening ICT In-Circuit test FPT Flying Probe Test FT Functional Test

HVI MDA MVI NPI OEM PCB PCBA QFP RIP ROI SMT TAP WIP

Human Visual Inspection Manufacturing Defect Analyser Manual Visual Inspection (HVI) New Product Introduction Original Equipment Manufacturer Printed Circuit Board Printed Circuit Board Assembly Quad Flat Pack Repair In Process Return on Investment Surface Mount Technology Test Access Port Work in Process

Referencias Modelo de Return on Investment de la estrategia de test Teradyne, Revista online SMT, 09/01 Effective Test Strategies for Modern PCBAs. 2 Mirar Glosario para la definicin de Test de Proceso o Test Estructural. 3 DFx = DFM & DFT. Mirar Glosario. 4 Los equipos AXI normalmente estn disponibles en tres formatos: Transmisin AXI llamado comnmente como rayos X de 2D. Cross section AXI llamado comnmente como rayos X de 3D. Combo AXI utiliza tanto el mtodo 2D como 3D. Aunque los trminos 2D y 3D son utilizados ms en nuestra industria, los autores creen que estos trminos pueden ser
1

engaosos e inexactos en su descripcin de la tecnologa de transmisin y cross-section de rayos X. La transmisin de rayos-X captura la informacin de todo el volumen de la unin de soldadura, y en la imagen final de escala de grises, la transmisin de rayos-X representa la soldadura de manera ms completa que cross-section de rayos-X que captura slo una parte de la unin de soldadura en la imagen final en escala de grises. Aunque en teora, mltiples partes de un sistema de cross-section de rayos-X puede ser acumulado para construir un modelo en tres dimensiones de la soldadura, los sistemas de cross-section AXI actuales no realizan esta operacin y analizan las partes slo en dos dimensiones y carecen de informacin de la parte superior e inferior de esa parte. Los equipos Combo AXI utilizan una combinacin de tcnicas de transmisin y cross-section de manera concurrente durante la inspeccin de un PCB. Los sistemas Combo automticamente aplican cada tcnica donde se acomodan mejor y permiten a los usuarios la capacidad de preferir una tcnica sobre otra si se desea. Este documento utilizar los trminos transmisin, cross-section y Combo de rayos-X y evita el uso de los trminos 2D y3D ya que estos son inexactos y engaosos. 5 Fuente: proyecto de estrategia de test NEMI.

Febrero 2003