INSTITUTO HIDALGO.

TECNOLOGICO SUPERIOR DE CD.

Ingeniera en Sistemas Computacionales.

4to Semestre.

Principios Elctricos y Aplicaciones Digitales.

*Mapas De Karnaugh *Flip-Flops *Familias Lgicas

Investigacin
Mapas de karnaugh

Indice.

Portada1 ndice2 Introduccin.3 Objetivo.3 Desarrollo Mapasde Karnaugh.4 FlipFlops.7 Familias Lgicas...8 Familias Lgicas De Bajo Voltaje...9 Conclusin...10

ITSCH | ING.SISTEMAS COMPUTACIONALES

Investigacin
Mapas de karnaugh

Introduccin Hasta ahora se ha visto lo que es el diseo de un sistema digital, sin tener en cuenta su desarrollo practico. Al hacer el diseo posterior montaje de un circuito, es preciso conocer con antelacin las caractersticas de los circuitos integrados que lo forman(alimentacin, consumo, velocidad de respuesta, niveles de tencion, etc). Familias lgicas: Propiedades y comparacin, Caractersticas Puertas CMOS Triestado Familias de Baja Tensin interconexin de Familias Lgicas

Objetivo 1. Conocer los mapas de karnaugh y comprensin de los mismos. 2. Identificar los distintos Flip-Flops. 3. Comprender las familias lgicas y subfamilias de bajo voltaje.

ITSCH | ING.SISTEMAS COMPUTACIONALES

Investigacin
Mapas de karnaugh

Desarrollo Mapas de Karnaugh

LA COMPUERTA AND El esquema de la .gura, da una idea de funcionamiento de la compuerta AND. Examinando de cerca el circuito, notamos que la lmpara encender Solo si ambos interruptores se cierran o se activan simultneamente. Si uno De los interruptores esta abierto, el circuito se interrumpe y la lmpara no se Enciende. Todas las posibles combinaciones para los interruptores A y B se Muestran en la tabla de verdad. A B Lmpara 111 100 010 000 La tabla de esta es la misma que la de la conjuncin, es decir dos interruptores en serie se representan con la compuerta AND

Esta compuerta AND es un dispositivo que posee dos entradas A y B y una salida A _ B. El lgebra booleana es una forma de lgica simblica que muestra como operan las compuertas lgicas. Una expresin booleana es un mtodo de mostrar que ocurre en un circuito lgico. A_ B = Y es la expresin booleana de la compuerta AND se lee .A AND B igual a la salida Y"
4

ITSCH | ING.SISTEMAS COMPUTACIONALES

Investigacin
Mapas de karnaugh

El punto (_) signi.ca la funcin lgica AND en lgebra booleana, y no la operacin de multiplicar como en el lgebra corriente. LA COMPUERTA OR El gr.co de este circuito ilustra el funcionamiento de la compuerta OR, en el cual los interruptores han sido conectados en paralelo. El encendido de la lmpara se producir si se cierra cualquiera de los dos interruptores o ambos. Toda la posible combina- cienes de los interruptores se muestran en la tabla siguiente. A B Lmpara 111 101 011 000 La tabla de esta .gura es la misma que la de la disyuncin, es decir dos interruptores en serie se representan con la compuerta OR Esta compuerta OR es un dispositivo que posee dos entradas A y B y una salida A + B. A + B = Y es la expresin booleana de la compuerta OR se lee .A OR B igual a la salida Y" El signo mas (+) signi.ca la funcin lgica OR en lgebra booleana, y no la operacin de sumar como en el lgebra corriente. COMPUERTA INVERSORA En este circuito cuando se cierra el inter- ruptor A, la bombilla se apaga,(Por qu?), al abrir el interruptor la bombilla se enciende. La tabla es: A lmpara 10 01 Es la misma tabla de la negacin _ p; a este esquema se le llama La compuerta inversora, esta posee una entrada y una salida como se muestra en la .gura. Su funcin es producir una salida inversa o contraria a su entrada es decir convertir Unos a ceros y ceros a unos.
ITSCH | ING.SISTEMAS COMPUTACIONALES 5

Investigacin
Mapas de karnaugh

LA PUERTA NAND Una compuerta NAND es un dispositivo lgico que opera en forma exactamente contraria a, una compuerta, AND, entregando una salida baja cuando todas sus entradas son altas y una salida alta mientras exista por lo menos un bajo a cualquiera de ellas: En forma proposicional _ (p ^ q). En forma de expresin booleana (AB)0. Observar que el smbolo NAND es smbolo AND con un pequeo crculo a la salida. LA PUERTA NOR Se ha conectado un inversor a la salida de una puerta OR, obsrvese que se ha aadido un pequeo crculo inversor al smbolo OR para formar el smbolo NOR. Debido a que los interruptores A y B estn en paralelo entre si y con la lmpara (Y) esta ultima solo enciende cuando ambos interruptores estn abiertos y permanece apagada mientras cualquiera de ellos, o ambos estn Cerrados. Smbolo lgico de una compuerta NOR es: Podemos decir que este dispositivo lgico opera en forma exactamente opuesta a una compuerta OR , entregando una salida alta cuando todas sus entradas son bajas y una salida baja cuando existe por lo menos un alto en cualquiera de ellas. En forma proposicional _ (p _ q). En forma de expresin booleana (A + B) c.

ITSCH | ING.SISTEMAS COMPUTACIONALES

Investigacin
Mapas de karnaugh

Flip-Flops Uno de los elementos bsicos de memoria es el llamado Flip Flops. El estado De un flip flop cambia por un cambio momentneo en sus entradas. Este cambio Se denomina disparo (trigger). Flip-Flop tipo SR La operacin del FF S R disparado por flanco es similar a la operacin analizada anteriormente, con la diferencia de que el cambio de estado se efecta en el flanco de bajada del pulso de reloj. El estado S=R=1 sigue siendo un estado prohibido. Flip-flop tipo JK La operacin de un FF tipo J K es muy similar a la de un FF S C. La nica diferencia es que no tiene un estado invlido. Para la condicin J=K=1 el FF Complementa el estado presente. Flip-flop tipo D La operacin de un FF tipo D es mucho mas simple. Solo posee una entrada adems de la del reloj. Se le denomina "data" y es muy til cuando queremos almacenar un dato de un bit (0 o 1). Si hay un 1 en la entrada D cuando se aplica el pulso de reloj la salida Q toma el valor de 1 (SET) y lo almacena. Si hay un 0 en la entrada D, cuando se aplica el pulso de reloj la salida toma el valor de 0 (RESET) y lo almacena. El cambio en la salida del FF se efecta en el flanco de bajada del reloj.

ITSCH | ING.SISTEMAS COMPUTACIONALES

Investigacin
Mapas de karnaugh

Familias lgicas Una familia lgica se puede definir como la estructura bsica a partir de la cual se pueden construir las puertas lgicas.

TTL (Transistor Transistor Logic).

Esta familia es una de las ms empleadas en la construccin de dispositivos MSI. Esta basada en el transistor multi-emisor. Este transistor es un transistor con varios emisores, una sola base y un solo colector.

ECL (Emitter Coupled Logic).

La familia ECL se basa en un amplicador diferencial. Para que el retraso de esta familia sea mnimo, se impone la retraccin de que los transistores del amplificador trabajen en los lmites de Z.A.D. - corte y Z.A.D. - saturacin. Este hecho implica que la diferencia de tensin que tenga que soportar sea mnima. Esta situacin tiene tres implicaciones bsicas: a niveles de tensin altos y bajos cercanos (que le proporciona una alta velocidad) a incompatibilidad con otras familias lgicas A disposicin de salidas diferenciales, es decir, tanto de la salida complementada como sin complementar. MOS Las familias MOS son aquellas que basan su funcionamiento en los transistores de efecto campo o MOSFET. Estos transistores se pueden clasificar en dos tipos, segn el canal utilizado: NMOS y PMOS. CMOS (Complementary MOS). Esta familia basa su operacin en la utilizacin de los transistores NMOS y PMOS funcionando como interruptores, de tal forma que los transistores NMOS suministran el nivel bajo (ya que no se degrada con la tensin umbral) y los transistores PMOS suministran el nivel alto (ya que no se degrada con la tensin umbral). Familias Lgicas De Bajo Voltaje (low voltage logic families). Dentro de las familias lgicas de baja tensin se encuentran: LV, LVC, ALVC, LVT, ALVT, AVC, LVQ, (algunos ejemplos de estos circuitos son: 74LV165, 74LVC14, 74ALVCH16272, 74LVT18502, etc.).
Familia LV Low Speed LVC Medium Speed ALVC High Speed LVT High Speed

ITSCH | ING.SISTEMAS COMPUTACIONALES

Investigacin
Mapas de karnaugh

Technology

CMOS

CMOS

CMOS

BiCMOS

Typical Propagation Delay Output Current I OH/I OL Output /VOL Voltage VOH

9.0 ns

4.0 ns

2.0 ns

2.5 ns

-8/8mA

-24/24mA

-24/24mA

-32/64mA

.
V/0V

.
Vcc/0V

.
Vcc/0V

.Vcc/0V
2.3V V
ccmx

Minimun voltage to ensure operation (V

ccmn

supply correct

) Power on Demand

=3.6 V. Algunos pueden llegar a 5.5V) 2.7V (V

ccmx

2.7 V V
ccmx

2.3 V V
ccmx

=3.6V

=3.6V

=3.6V

no necesita

no necesita

no necesita

Bus Hold

S (LVCH)

S (ALVCH)

S (LVTH)

Power-up Tristate

S (LVTZ y LVTH)

ITSCH | ING.SISTEMAS COMPUTACIONALES

Investigacin
Mapas de karnaugh

Conclusion

Por medio de las compuertas lgicas se a podido tener un gran avance y manejo de una buena respuesta en las aplicaciones tanto en los circuitos de todo tipo de la tecnologa ya que por medio de estos se a podido tener una mejor informacin mas clara y procesamiento de la misma por medio de las distintas compuertas lgicas y su gran familia.

10

ITSCH | ING.SISTEMAS COMPUTACIONALES