Administracin del Sistema de Entrada y Salida

Curso: Sistemas Operativos Integrantes: - Contreras Ulloa, Shirley A. - Gonzales Torres, Cristian G. - Loyola Daz, Jhon A. - Valencia Varas, Karen A. - Villegas Snchez, Emili P. Ciclo: VI Seccin: A Trujillo Per 2010

Administracin del Sistema de Entrada y Salida 2010

Administracin del Sistema de Entrada y Salida
Una de las principales funciones de un Sistema Operativo es la de controlar todos los dispositivos de entrada y salida, ya que un computador gran parte de su utilidad en la capacidad de recibir y transmitir informacin desde o hacia el exterior. El SO debe enviar comandos a los dispositivos, atender las interrupciones y gestionar los errores, tambin debe proporcionar una interfaz entre los dispositivos y el resto del sistema que sea sencilla y fcil de utilizar. 1. Principios de Hardware de E/S: a. Dispositivos de E/S: Los dispositivos de entrada y salida se pueden clasificar en dos categoras: - Dispositivos de bloques: Es el que almacena la informacin en bloques de tamao fijo, cada uno con su propia direccin. Su Propiedad esencial es que es posible leer o escribir cada bloque independientemente de todos los dems. Ejemplo: Los discos duros. - Dispositivos de caracteres: Proporciona o acepta un flujo de caracteres, sin tener en cuenta ninguna estructura de bloque. No es un dispositivo direccionable y no cuenta con ninguna operacin de posicionamiento. Ejemplo: La impresoras, las interfaces de red, los ratones y la mayora de otros dispositivos que no son similares a los discos. Hay que tener en cuenta que algunos dispositivos simplemente no encajan en la clasificacin mencionada. Por ejemplo: Los relojes (timers) no son dispositivos direccionables por bloques, ni tampoco aceptan flujos de caracteres. Lo nico que hacen es provocar interrupciones a intervalos de tiempos bien definidos. Sin embargo, el modelo de los dispositivos de bloques y de caracteres es una base lo suficiente general para conseguir que una buena parte del software de E/S del sistema operativo sea independiente del dispositivo. Las velocidades de los dispositivos de E/S abarcan un rango enormemente amplio, lo que ejerce una considerable presin sobre el software para que consiga responder correctamente. Dispositivo Keyboard Mouse 56K Modem Canal Telefnico Dual ISDN lines Impresora Lser Scanner USB Classic Ethernet Velocidad de Datos 10 bytes/sec 100 bytes/sec 7 KB/sec 8 KB/sec 16 KB/sec 100 KB/sec 400 KB/sec 1.5 MB/sec 1.25MB/sec

2 Sistemas Operativos

Administracin del Sistema de Entrada y Salida 2010

IDE disk 5 MB/sec Fast Ethernet 12.5 MB/sec ISA bus 16.7 MB/sec EIDE(ATA-2)disk 16.7 MB/sec Firewire(IEEE 1394) 50 MB/sec PCI bus 528 MB/sec Figura N1: Velocidad de transferencia de datos de algunos dispositivos, redes y buses tpicos. La mayora de estos dispositivos tienden a ser ms rpidos. b. Controladores de Dispositivos: Un controlador de E/S es el mdulo del computador responsable del control de uno o ms dispositivos externos y del intercambio de datos entre dichos perifricos con la memoria principal o con los registros de la CPU. Las unidades de E/S constan normalmente de dos componentes en general uno mecnico y otro electrnico. El componente electrnico se denomina controlador del dispositivo o adaptador. El componente mecnico es el dispositivo mismo.

CPU

Memoria

Controlador de Video

Controlador de Teclado

Controlador de disco flexible

Controlador de disco duro

BUS

Figura N2: Algunos de los componentes de un ordenador personal sencillo La interfaz entre el controlador y el dispositivo es a menudo una interfaz de muy bajo nivel.

3 Sistemas Operativos

Administracin del Sistema de Entrada y Salida 2010

b.1. Funciones del Controlador de E/S: Las principales funciones de un controlador de E/S pertenecen a una de las siguientes categoras: - Control y temporizacin. - Comunicacin con la CPU. - Comunicacin con el dispositivo externo. - Almacenamiento temporal de datos - Deteccin de errores. El Control de la transferencia de datos entre un dispositivo externo y la CPU necesita la siguiente secuencia de pasos: 1 La CPU pide al controlador de E/S que compruebe el estado del dispositivo al que est conectado. 2 El controlador de E/S devuelve el estado del dispositivo. 3 Si el dispositivo est operativo y preparado para transmitir, la CPU solicita la transferencia del dato mediante una orden al controlador de E/S. 4 El controlador de E/S obtiene el dato del dispositivo externo. 5 El dato se transfiere desde el controlador de E/S a la CPU. Si el sistema emplea un bus, cada una de las interacciones entre la CPU t el controlador de E/S implica uno o ms arbitrajes para conseguir el acceso al bus. La comunicacin con la CPU requiere: Decodificacin de la Orden: El controlador de E/S acepta rdenes de la CPU. Estas rdenes se envan generalmente por el bus de datos. Datos: El intercambio de datos entre la CPU y el controlador de E/S es realizar mediante datos Informacin sobre el estado: A causa de la lentitud de los perifricos es importante conocer el estado del controlador de E/S. Reconocimiento de la Direccin: Cada palabra de memoria tiene asociada una direccin y tambin la poseen cada uno de los dispositivos de E/S. El controlador de E/S reconoce una direccin nica para cada uno de los perifricos que controla.

Por otra parte, el controlador de E/S realiza la Comunicacin con el dispositivo. Esta comunicacin comprende rdenes, informacin del estado del dispositivo y datos. Adems otra de sus tareas es el Almacenamiento con el

4 Sistemas Operativos

Administracin del Sistema de Entrada y Salida 2010

dispositivo. La necesidad de esta funcin surge por las diferentes velocidades de transferencia de datos que tienen los distintos dispositivos. Se ve que la velocidad de transferencia de datos de los perifrico, es algunos rdenes de magnitud ms lenta que en el caso de la memoria o por supuesto que en el CPU. El almacenamiento temporal es el controlador de E/S sirve para adecuar las diferencias de velocidades entre la interfaz interna con el computador (conexin a la memoria principal y a la CPU) y la interfaz externa (conexin con el dispositivo). El controlador de E/S es a menudo el responsable de la deteccin de errores, e informar a la CPU cuando ocurren. Por ejemplo: papel atascado, sector del disco en mal estado, etc.. b.2. Estructura del Controlador: Los controladores de E/S varan considerablemente en complejidad y en el nmero de dispositivos externos que pueden controlar.
Interfaz con el bus de sistema Lgica de Interfaz a un dispositivo externo Interfaz con el dispositivo externo Datos Estado Control

Lnea de datos

Registro de Estado (RE)

Registro de Datos (RD)

Lneas de direccin Lneas de Control Lgica de E/S

Lgica de Interfaz a un dispositivo externo

Datos Estado Control

Figura N3: Diagrama de Bloques de un controlador de E/S El controlador de E/S se conecta con el resto del computador a travs del bus del sistema. Los datos que se transfieren al controlador o desde el controlador se almacenan temporalmente en uno o ms registros de datos. Tambin puede haber ms de un registro de estado que proporcione la informacin del estado actual.

5 Sistemas Operativos

Administracin del Sistema de Entrada y Salida 2010

El registro de estado a veces funciona como un registro de control que acepta informacin proveniente de la CPU. A este conjunto de registros genricamente se les suele llamar puertos del controlador. La lgica que hay dentro del mdulo interacciona con la CPU mediante un conjunto de lneas de control. Estas lneas las utiliza la CPU para enviar rdenes al controlador de E/S. b.2. Estructura del Sistema de E/S: La CPU adems de comunicarse con la unidad de E/S tambin debe hacerlo con la unidad de memoria. La forma de realizar esta comunicacin, como ya se ha visto, es mediante buses que contienen lneas de direccin, de datos y de control. Hay tres maneras de utilizar el bus para interconectar la CPU con la memoria y con la unidad de E/S. 1 Utilizar dos buses independientes, uno para la memoria y otro para el sistema de E/S. 2 Utilizar un bus comn para la memoria y el sistema de E/S, pero con lneas de control independientes para cada uno. 3 Utilizar un nico bus con lneas de control tambin comunes. En el primero mtodo el computador tiene dos conjuntos de lneas de datos, direccin y control independiente, uno para acceder a la memoria (bus del sistema) y otro para acceder al sistema de E/S (bus de E/S). Esta estrategia se emplea en aquellos computadores que, adems de la CPU, dispone de un procesador de E/S (PE/S). La memoria se comunica tanto con la CPU como con el PE/S por el bus del sistema. El PE/S tambin se comunica con los dispositivos de E/S a travs de un bus de E/S independiente con sus propias lneas de datos, direccin y control, al que se conecta los controladores de E/S. Esta configuracin se puede generalizar permitiendo la existencia de ms de 1 PE/S. Otra denominacin del Pe/S es la de canal. Los otros dos mtodos en los que la CPU, la unidad de memoria y la unidad de E/S comparten un bus comn, corresponden a dos mecanismos diferentes de direccionamiento de los perifricos conocidos como: E/S aislada. E/S localizada en memoria.

6 Sistemas Operativos

Administracin del Sistema de Entrada y Salida 2010

CPU Bus del Sistema

Memoria

PE/S 1

PE/S n

Perifrico

Controlador de E/S

Controlador de E/S

Perifrico

Perifrico

Controlador Controlador de E/S de E/S Bus E/S Bus E/S PE/S 1 PE/S n Figura N4: Estructura de un sistema con PE/S

Perifrico

c. Acceso directo a Memoria: La CPU requiere transferir datos entre la memoria y un perifrico. La CPU puede solicitar datos del controlador de E/S byte a byte, pero hacindolo as estara desperdicindose mucho tiempo de CPU. Por ello se usa un esquema diferente denominado acceso directo a memoria (DMA). El SO solo puede usa DMA si el hardware cuenta con l, pero la mayora cuenta con l, aunque a veces est integrado en los controladores de disco o en otros controladores, pero tal diseo es tener un controlador DMA por cada dispositivo. El controlador de DMA tiene acceso al bus del sistema independientemente de la CPU. El controlador contiene varios registros (registro de direccin de memoria, un registro contador de bytes y uno o ms de registros de control) en los que la CPU pueden leer y escribir.

7 Sistemas Operativos

Administracin del Sistema de Entrada y Salida 2010

Nota: Los registros de control especifican el puerto de E/S que se utilizar, la direccin de transferencia (leyendo del dispositivo de E/S o escribiendo en el dispositivo de E/S), la unidad de transferencia (un byte a la vez o una palabra a la vez) y el nmero de bytes que se transferirn en cada rfaga. Funcionamiento del DMA:
1.CPU programa el controlador DMA Drive

Buffer Controlador de DMA Direccin Contador Control Controlador de Disco Memoria principal

CPU

4. Enviar una seal

Cuando hay interrupcin

2. Solicitudes de DMA son transferidas a Memoria

3. Datos transferidos Bus

Figura N5: Funcionamiento de una transferencia con DMA 1 Paso: La CPU programa el controlador DMA, escribiendo los valores apropiados en sus registros para que sepa qu debe transferir y a donde debe transferir. La CPU enva tambin un comando al controlador del disco para indicarle que lea los datos el disco en su bfer interno y compruebe el checksum. Cuando haya datos vlidos en el bfer del controlador del disco, el DMA puede comenzar. 2 Paso: El controlador de DMA inicia la transferencia enviando por el bus una peticin de lectura al controlador de disco. 3 Paso: La escritura en memoria es otro ciclo de bus estndar. 4 Paso: Cuando termina la escritura, el controlador del disco enva una seal de acuse al controlador de DMA, tambin por el bus. Transferencia de datos mediante DMA: El controlador de DMA necesita tener el control del bus para poder transferir datos hacia (o desde) la memoria. Existen diferentes formas de obtener el control del bus que suponen distintos compromisos entre velocidad de transferencia y actividad de la CPU. Por rfagas: Cuando el DMA toma control del bus no lo libera hasta haber transmitido el bloque de datos pedido. Con este mtodo se consigue la mayo velocidad de transferencia pero se tiene a la CPU inactiva durante periodos relativamente grandes. Tambin se conoce como para del procesador.

8 Sistemas Operativos

Administracin del Sistema de Entrada y Salida 2010

Figura N6: DMA por rfagas Por robo de ciclos: Cuando el DMA toma el control del bus lo retiene durante un solo ciclo. Transmite una palabra y libera el bus. El proceso acaba cuando se ha transferido todo el bloque. Es la forma ms usual de transferencia y en ella el DMA roba ciclos a la CPU. El robo de ciclos reduce la velocidad de transferencia y la interferencia del controlador de DMA sobre la actividad de la CPU. El mtodo resulta de utilidad cuando se desea simultanear la ejecucin de un programa con la recepcin o transmisin de datos a velocidades moderadas. La CPU no tiene que ocuparse para nada de la operacin y sigue ejecutando su programa, casi con la misma velocidad, mientras que de forma simultnea se efecta la transferencia de d a t o s . Figura N7: DMA por robos de ciclos DMA transparente: Es posible eliminar completamente la interferencia entre el controlador de DMA y la CPU. Se consigue si se disea el DMA de forma que solamente se roban ciclos cuando la CPU no est utilizando el bus del sistema. La CPU no necesita usar el bus en todas las fases de la ejecucin de una instruccin. La ejecucin del programa de la CPU no disminuye su velocidad, pero concurrentemente tiene lugar una transferencia por DMA. Anlogamente el caso de robo de ciclos no se obtiene la ventaja de una velocidad de transferencia muy elevada propia del DMA.

9 Sistemas Operativos

Administracin del Sistema de Entrada y Salida 2010

Figura N8: DMA transparante

10 Sistemas Operativos