O Transistor MOS - Princpios de Funcionamento

por Rmulo O. Albuquerque - ltima modificao 05/05/2008 01:01 Neste artigo o Prof. Rmulo O. Albuquerque aborda os componentes e caractersticas da tecnologia MOS (Metal Oxide Semiconductors), com especial enfoque nos transistores MOS (MOSFET) tipo N e P.

Introduo
Os circuitos integrados baseados na tecnologia CMOS (Complementary - Metal Oxide - Semiconductors) j substituram os CI's baseados na tecnologia TTL em quase 100% dos casos. A principal razo para isso est na grande capacidade de integrao que os mesmos possuem (isto , ocupam pouca rea), mas existem outras vantagens entre elas podemos citar a baixa capacidade de dissipao de potncia quando comparados com os mesmos circuitos TTL.

Dissipao de Potncia
CMOS estticos s dissipam potncia quando os transistores esto mudando de estado. Quando a entrada de um inversor CMOS alta ou baixa , a potncia esttica dissipada devido correntes de fuga sendo praticamente zero. Quando comparado com as lgicas NMOS e bipolar uma grande vantagem.Porm quando os transistores esto mudando de estado o circuito dissipar uma certa quantidade de potncia ( potncia dinmica ) , isto , Pdinmica=K.f ( proporcional potncia ). A potncia total dissipada ser calculada por : Ptotal = Pesttica + Pdinmica Em baixas freqncias ambas as contribuies sero desprezveis, porm em altas freqncias a potncia dissipada aumenta. A nvel de sistema, a potncia total de pende da freqncia de chaveamento e do nmero de portas que esto mudando de nvel lgico num determinado instante .A Fig01 mostra um inversor CMOS onde o transistor de cima tipo PMOS e o de baixo tipo NMOS.A Fig02 mostra o modelo usado quando o transistor usado como chave.Observe a capacitncia CL de carga que ser definida posteriormente.

Fig01: Inversor CMOS

Fig02: CMOS operando como chave com Ventrada= 0

Conceitos Bsicos
Transistores CMOS so chaves eletrnicas controladas por tenso. Os dois tipos bsicos de MOS so o MOSFET canal N ( NMOS) e o MOSFET canal P ( PMOS ). As Fig03 e Fig04 mostram os smbolos mais usados. Observe que um MOS tem 4 terminais : Gate (G), Dreno(D), Fonte(S) e Substrato(B).Os smbolos da direita muita vezes so usados para simplificar.As tenses que so usadas para controlar o fluxo de corrente atravs do dispositivo so VGS e VDS. A tenso de substrato VSB tambm afeta o fluxo de cargas.

Fig03: MOS canal N simbologias

Muitas vezes o eletrodo do substrato omitido por simplicidade, e para distinguir entre NMOS e PMOS usada o circulo na porta para indicar inverso. Aplicando uma tenso porta o transistor conduz. Um NMOS conduz quando aplicada uma tenso positiva , enquanto um PMOS conduz com uma tenso negativa.

Fig04: MOS canal P simbologias

Transistor como Chave

Um transistor MOS pode ser modelado como sendo simplesmente uma chave, como indicado na Fig05. O fechamento ( e a abertura controlada pela tenso de gate , VGS , ).Se associarmos o nvel lgico "1" a VDD e o nvel lgico "0" a 0V , se no transistor NMOS VGS = VDD ento a chave fecha , no transistor PMOS o contrrio , se VGS =0V a chave fecha.

Fig05: Transistor MOS como chave A Fig06 mostra como construir um inversor usando dois transistores. A sada deve ser alta quando a entrada for baixa e vice versa. Como podemos verificar a tenso de entrada ( Ve ) aplicada simultaneamente s duas portas (gate) dos transistores. Para que a sada v de 0 a VDD o transistor PMOS deve conduzir e isto obtido fazendo Ve=0, neste caso a tenso de sada ser dada por: VS =VDD.(1 - e-t/tP ) onde
t

P =RPCL

Fig06: Inversor CMOS construdo com transistor MOS N ( inferior) e transistor MOS P ( superior) Na fig06, tP = RP.CL a constante de tempo de carga, RP representa a resistncia entre dreno e fonte com o dispositivo em conduo. Para descarregar o n de sada , o transistor NMOS deve conduzir enquanto o PMOS deve estar cortado. Desta forma estabelecido um canal de conduo entre o n de sada e o terra. Nestas condies a equao que descreve a tenso de sada ser dada por : Vs(t) =VDD.e-t/tn tn = Rn.CL

Estrutura Fsica
A seguir mostraremos o funcionamento fsico de um transistor MOS canal N, o canal P tem um funcionamento anlogo, invertendo polaridade e tipo de portador. A Fig07 mostra um corte de um transistor MOS, no qual podemos identificar as principais partes.

Fig07: Estrutura fsica de um MOS canal N O transistor fabricado em cima de uma base chamada de substrato (no caso de MOS canal N essa regio P). Duas regies fortemente dopadas tipo N so criadas no substrato originando o dreno(D) e a fonte (S de source ). Uma camada muito fina de cerca de 3nm a 20nm de dixido de silcio (que isolante) ultra puro criada sobre a regio do substrato entre dreno e fonte.No comeo, era depositado sobre esse xido uma camada de metal (o M de MOS), atualmente devido a necessidades tecnolgicas o material o silcio policristalino. A Fig08 mostra o mesmo transistor em 3D e as duas principais dimenses do mesmo: Comprimento do canal ( L ) e largura do canal (W). Fig08: Estrutura de um transistor MOS canal N em 3D

As principais caractersticas eltricas de um transistor MOS so determinadas em funo das suas dimenses ( W e L) e da espessura da camada de xido em cima do canal. No atual desenvolvimento (estado da arte) o comprimento do canal (L) da ordem de 0,18mm ( PentiumII ), sendo possvel desta forma colocar 5 milhes de transistores num nico chip. A diminuio das dimenses faz aparecer novos desafios , como por exemplo o desenvolvimento de novos materiais e o uso de outros j conhecidos mas que no eram usados devidos a algumas dificuldades que agora esto sendo superadas. Por exemplo o cobre j est sendo usada nas linhas de conexo por causa da sua baixa resistividade e antes no era usado por que no se tinha desenvolvido uma forma comercial de depositar o cobre formando as linhas micromtricas. Com o avano nas velocidades de processamento comearam a aparecer outras alternativas como por exemplo o transistor SOI (Silicon On Insulated ), no qual o substrato no mais um material semicondutor, desta forma no existem mais junes que originam capacitncias parasitas e que limitam a mxima freqncia de operao. Existem outros semicondutores como o Arseneto de glio (AsGa) que tem caractersticas que permite operar em freqncias mais altas que o Si. O capitulo a seguir do nosso artigo entrar mais em detalhes com relao a equaes, curvas e aplicaes.

Operao
A seguir mostraremos de forma simplificada a operao do transistor MOS, sendo que consideraremos o transistor NMOS ( para o PMOS basta inverter as polaridades das tenses e os sentidos das correntes ) para exemplificar todas as situaes

Fig09: MOS representado como diodos Sem a aplicao de tenso no gate o dispositivo se comportar como dois diodos em srie e em oposio , figura2.4, resultando uma resistncia extremamente alta entre dreno e fonte (da ordem de 1012 ).

Aplicando uma Tenso na Porta

Com a aplicao de uma tenso na porta , positiva , e maior do que um valor denominado de tenso de limiar, VT, (tenso de threshold ) ser induzido um canal condutor ligando a regio da fonte com a regio do dreno. Quanto maior for o valor de VGS , acima de Vt, maior ser a induo de cargas negativas no canal e portanto maior a condutividade do canal, isto , a condutividade do canal ser proporcional a ( VGS Vt ). Se no existir tenso entre dreno e fonte ( VDS = 0) no existir corrente ( ID = 0 ), figura2.5.

Fig10: Transistor NMOS tipo enriquecimento com VGS >Vt e VDS = 0

Se ao mesmo transistor da figura10 for aplicado uma pequena tenso entre dreno e fonte ( VDS <0,2V) aparecer uma corrente entre dreno e fonte .Essa corrente ser proporcional tenso VDS, ou, ID = k.VDS onde a constante de proporcionalidade depender do prprio transistor (dimenses) e da tenso VGS. Nessa regio de operao o transistor se comportar como uma resistncia de valor constante, R= 1/K

Fig11:: Transistor NMOS tipo enriquecimento com VGS >Vt e VDS = 0,1V

Se agora formos aumentando VDS, a corrente de dreno aumentar, mas a extremidade do canal prxima ao dreno comea a ficar mais estreita, isso por que a tenso entre porta e o canal na extremidade prxima ao dreno diminui. Se VDS = VGS VT o canal se fechar totalmente prximo ao dreno, figura12. Se a tenso de dreno continuar a aumentar o ponto de estreitamento se deslocar no sentido da fonte, figura13. Com a resistncia tornando-se muito alta o dispositivo passa aa ter comportamento de uma fonte de corrente (IDS comea a ficar constante .

Figura12: Estrutura MOS com estreitamento mximo do canal prximo ao dreno VDS=VGS - VT

Figura13: Estrutura MOS com estreitamento mximo do canal prximo ao dreno e diminuio do canal. VDS > VGS - VT

Regies de Operao Desta forma o MOS pode ter o seu comportamento caracterizado por regies de operao em funo das tenses aplicadas e das dimenses fsicas .As regies de operao so classificadas de acordo com os valores relativos das tenses em : Regio de Corte Para VGS < VT IDS=0 qualquer que seja o VDS Regio Triodo Para VGS > VT e VDS < VGS - VT o canal estar aberto e a corrente de dreno ser dada por : (1)

Observar que se VDS for pequeno ento a expresso acima se reduz a : (2) O que mostra um comportamento linear da resistncia de dreno ( RD = VDS/IDS) que na expresso ( 2 ) vale:

1/( uCox(W/L).(VGS -VT) a seguir na Fig14 as curvas caractersticas de dreno e de transferncia de um transistor NMOS de W=100um L=4um uCox=140uA/V e VT=0,8V Clique na miniatura para visualizar a figura

(a) (b) (c) Fig14: Circuito ( a ) para levantar as Curvas Caractersticas de dreno ( b ) e de transferncia ( c ) usando MicroCap6