Está en la página 1de 12

ESTRUCTURA Y FUNCIONAMIENTO DE COMPUTADORAS II

UNIDAD 3: ENTRADA/SALIDA.

Licenciatura en Ciencias de la Computacin

Departamento de Informtica

Facultad de Ciencias Exactas, Fsicas y Naturales

Universidad Nacional de San Juan

Estructura y Funcionamiento de Computadoras II

Esquema de contenidos
Conceptos bsicos Dispositivos externos Mdulos de E/S Tcnicas para las operaciones de E/S Funciones de un mdulo de E/S Estructura de un mdulo de E/S E/S programada E/S mediante interrupciones Acceso directo a memoria (DMA) La evolucin del funcionamiento de las E/S Caractersticas de los canales de E/S

Canales y procesadores de E/S

3.1.

CONCEPTOS BSICOS

Junto con el procesador y el conjunto de mdulos de memoria, el tercer elemento clave de una computadora es un conjunto de mdulos de E/S. Cada mdulo se conecta al bus del sistema o a una conmutadora central y controla uno o ms dispositivos perifricos. Un mdulo de E/S contiene la lgica necesaria para permitir la comunicacin entre el perifrico y el bus del sistema. Los perifricos no se conectan directamente al bus del sistema debido a que: Existe una amplia variedad de perifricos con formas de funcionamiento diferente. A menudo la velocidad de transferencia de datos de los perifricos es mucho menor que la de la memoria o el procesador. Con frecuencia los perifricos utilizan datos con formatos y tamaos de palabra diferentes de los de la computadora a la que se conectan. En consecuencia se necesita un mdulo de E/S, el cual tiene dos funciones principales: Realizar la interfaz entre el procesador y la memoria a travs del bus del sistema o un conmutador central. Realizar la interfaz entre uno o ms dispositivos perifricos mediante enlace de datos especficos.

3.2.

DISPOSITIVOS EXTERNOS

Las operaciones de E/S se realizan a travs de los dispositivos externos, que se conectan a la computadora mediante enlace a un mdulo de E/S, para intercambiar seales de control, estado y datos. Un dispositivo externo conectado a un mdulo de E/S frecuentemente se denomina dispositivo perifrico o perifrico. De interaccin con humanos: permiten la comunicacin con el usuario del computador. Ejemplos: Terminales de video y las impresoras. De interaccin con mquinas: permite la comunicacin con elementos del equipo. Ejemplos:
Entrada/Salida. 2

Estructura y Funcionamiento de Computadoras II

discos magnticos, sistemas de cinta, sensores y actuadores que se usan en aplicaciones robticas. De comunicacin: permiten la comunicacin con dispositivos remotos. Ejemplos: un terminal, un dispositivo de interaccin con mquinas, otro computador.

En trminos generales un dispositivo se lo puede representar:

La conexin con el mdulo de E/S se realiza a travs de seales de control, estado y datos. Los datos se intercambian en forma de un conjunto de bits que son enviados o recibidos desde el mdulo de E/S. Las seales de control determinan la funcin que debe realizar el dispositivo. ENTRADA (Lectura) SALIDA (Escritura).Las seales de estado indican el estado del dispositivo. Por ejemplo LISTO/ NO LISTO que indica si el dispositivo est listo para la transferencia de datos. La lgica de control asociada al dispositivo controla su operacin en respuesta a las indicaciones del mdulo de E/S. El transductor convierte las seales elctricas asociadas al dato a otra forma de energa en el caso de una salida y viceversa en el caso de una entrada. Usualmente existe un buffer asociado al transductor para almacenar temporalmente el dato que se est transfiriendo entre le mdulo de E/S y el exterior.

3.3.

MDULOS DE ENTRADA/SALIDA

3.3.1. Funciones de un Mdulo de E/S


Las principales funciones se encuentran dentro de las siguientes categoras: Control y temporizacin. Comunicacin con el procesador. Comunicacin con los dispositivos. Almacenamiento temporal de los datos. Deteccin de errores. La funcin de E/S incluye ciertos requisitos de control y temporizacin para coordinar el trfico entre los recursos internos y los dispositivos externos. Como ejemplo de control y transferencia de datos desde un dispositivo externo al procesador: 1. El procesador interroga al mdulo de E/S para comprobar el estado del dispositivo conectado al mismo. 2. El mdulo de E/S devuelve el estado del dispositivo. 3. Si el dispositivo est operativo y preparado para transmitir, el procesador solicita la transferencia del dato mediante una orden al mdulo de E/S. 4. El mdulo de E/S obtiene un dato del dispositivo externo. 5. Los datos se transfieren desde el mdulo de E/S al procesador.
Entrada/Salida. 3

Estructura y Funcionamiento de Computadoras II

Si el sistema utiliza un bus, cada una de las interacciones con el procesador y el mdulo de E/S implica uno o ms arbitrajes con el bus. La comunicacin del mdulo de E/S con el procesador implica: Decodificacin de rdenes. Datos. Informacin de estado. Reconocimiento de direccin. Por otra parte el mdulo de E/S debe ser capaz de comunicarse con el dispositivo. Esta comunicacin implica intercambiar rdenes, informacin del estado y datos. Una tarea esencial del mdulo de E/S es el almacenamiento temporal de datos. (data buffering) Los datos provenientes de la memoria se envan al mdulo de E/S en rfagas rpidas. Los datos se almacenan temporalmente en el mdulo de E/S y despus se enva al perifrico a la velocidad de ste. En el sentido contrario los datos se almacenan para no mantener a la memoria ocupada en una operacin de transferencia lenta. El mdulo de E/S debe ser capaz de operar a las velocidades, tanto del dispositivo como de la memoria. El mdulo de E/S a menudo es responsable de la deteccin de errores y de informar de estos al procesador. Una clase de errores son los defectos mecnicos y elctricos en el funcionamiento del dispositivo (ejemplo: papel atascado, pista de disco en mal estado, etc.) Otra clase de errores es por cambios accidentales en los bits al transmitirse desde el dispositivo al mdulo de E/S. Para detectar estos errores de transmisin frecuentemente se utiliza algn tipo de cdigo de deteccin de errores. Un ejemplo tpico es el de los bits de un byte. El octavo bit se asigna de manera que el nmero total de unos en el byte sea par (paridad par) o impar (paridad impar). Cuando se recibe un byte, el mdulo de E/S comprueba la paridad para determinar si se ha producido un error. En el siguiente grfico se muestran en forma cualitativa las diferentes velocidades de transferencia de datos de algunos dispositivos.

3.3.2. Estructura de un mdulo de Entrada/Salida


La complejidad de los mdulos de E/S y el nmero de dispositivos externos que controlan varan considerablemente, se realizar una descripcin muy general. La figura muestra un diagrama de bloques de un mdulo de E/S. El mdulo se conecta al resto de la computadora a travs de un conjunto de lneas. Los datos que se transfieren a y desde el mdulo se almacenan temporalmente en uno o ms registros de datos. Puede haber uno o ms registros de estado que proporcionan informacin del estado presente. Un registro de estado puede funcionar como un registro de control, para recibir informacin de control del
Entrada/Salida. 4

Estructura y Funcionamiento de Computadoras II

procesador. La lgica que hay en el mdulo interacta con el procesador a travs de lneas de control; es la que utiliza el procesador para proporcionar las rdenes al mdulo de E/S. El funcionamiento de un mdulo de E/S permite que el procesador vea una amplia gama de dispositivos de una forma simplificada. Ante el espectro de posibilidades, el mdulo debe ocultar los detalles de temporizacin, formatos y electromecnica de los dispositivos externos. Para que el procesador pueda funcionar en trminos de rdenes de lectura, escritura, abrir y cerrar archivos. En su forma ms sencilla el mdulo puede dejar al procesador parte del control del dispositivo. Un mdulo de E/S que se encarga de la mayora de los detalles del procesamiento, presentando al procesador una interfaz de alto nivel, se denomina generalmente canal de E/S o procesador de E/S. Un mdulo que sea bastante simple y requiera un control detallado, normalmente se denomina controlador de E/S o controlador de dispositivo.

3.4.

TCNICAS PARA LAS OPERACIONES DE E/S

Son posibles tres tcnicas para las operaciones de E/S. E/S programada. E/S mediante interrupciones. Acceso directo a memoria (DMA).

3.4.1. E/S programada


En la E/S programada, los datos se intercambian entre el procesador y el mdulo de E/S. El procesador ejecuta un programa que controla directamente la operacin de E/S, incluyendo la comprobacin del estado del dispositivo, el envo de una orden de lectura o escritura y la transferencia del dato. Cuando el procesador enva una orden al mdulo de E/S, el procesador debe esperar hasta que la operacin de E/S concluya. Si el procesador es ms rpido que el mdulo de E/S, el procesador desperdicia este tiempo. El problema de la E/S programada es que el procesador tiene que esperar un tiempo considerable a que el mdulo de E/S est preparado para recibir o transmitir los datos. El procesador mientras espera debe controlar repetidamente el estado del mdulo de E/S, en consecuencia se degrada el nivel de prestaciones de todo el sistema.

Entrada/Salida.

Estructura y Funcionamiento de Computadoras II

3.4.1.1. rdenes de E/S


Al ejecutar una instruccin relacionada con una E/S, el procesador proporciona una direccin, especificando el mdulo de E/S particular y el dispositivo externo y una orden de E/S. Hay cuatro tipos de rdenes de E/S que puede recibir un mdulo de E/S cuando es direccionado por el procesador: Control: Se utiliza para activar el perifrico e indicar que hacer. Por ejemplo, puede indicarse a una unidad de cinta magntica que se rebobine o que avance al registro siguiente. Estas rdenes son especficas del tipo particular de perifrico. Test: Se utiliza para comprobar diversas condiciones de estado asociadas con el mdulo de E/S y sus perifricos. El procesador podr comprobar si el perifrico en cuestin est conectado y disponible para su uso. Tambin podr si la operacin de E/S ms reciente ha terminado y si se ha producido algn error. Lectura: Hace que el mdulo de E/S capte un dato de un perifrico y lo site en un buffer interno. Despus el procesador puede obtener el dato solicitando que el mdulo de E/S lo ponga en el bus de datos. Escritura: Hace que el mdulo de E/S capte un dato (byte o palabra) del bus de datos y posteriormente lo transmita al perifrico.

Tres tcnicas para la entrada de un bloque de datos.

La figura (a) proporciona un ejemplo del uso de la E/S programada para leer un bloque de datos desde un dispositivo perifrico y almacenarlo en memoria. Los datos se leen palabra a palabra. Por cada palabra leda el procesador debe permanecer en un ciclo de comprobacin de estado hasta que determine que la palabra est disponible en el registro de datos del mdulo de E/S. Este diagrama de flujo resalta la principal desventaja de esta tcnica: es un proceso que consume tiempo y mantiene al procesador innecesariamente ocupado.
6

Entrada/Salida.

Estructura y Funcionamiento de Computadoras II

3.4.2. E/S mediante interrupciones


En la tcnica E/S mediante interrupciones, el procesador tras enviar una orden de E/S a un mdulo, contina realizando algn trabajo til. Despus el mdulo de E/S interrumpir al procesador para solicitar su servicio cuando est preparado para intercambiar datos con l. El procesador ejecuta entonces la transferencia de datos como antes. Y despus contina con el procesamiento previo.

3.4.2.1. Procesamiento de la interrupcin


Cuando se produce una interrupcin se disparan una serie de eventos en el procesador tanto a nivel de hardware como de software. Cuando un dispositivo termina una operacin de E/S se produce la siguiente secuencia de eventos: 1. El dispositivo enva una seal de interrupcin al procesador. 2. El procesador termina la ejecucin de la instruccin en curso antes de responder a la interrupcin. El procesador comprueba si hay interrupciones, determina que hay una, y enva una seal de 3. reconocimiento al dispositivo que origin la interrupcin. La seal de reconocimiento hace que el dispositivo desactive su seal de interrupcin. 4. Ahora, el procesador necesita prepararse para transferir el control a la rutina de interrupcin. Para empezar, debe guardar informacin necesaria para continuar el programa en curso en el punto en que se interrumpi. La informacin mnima que se precisa es (a) el estado del procesador, que se almacena en un registro llamado palabra de estado del programa (PSW, Program Status Word), y (b) la posicin de la siguiente instruccin a ejecutar, que est contenida en el contador de programa. Estos registros se pueden introducir en la pila de control del sistema (el manejo de la pila del sistema se ver mas adelante). 5. Despus, el procesador carga el contador de programa con la posicin de inicio del programa de gestin de interrupciones solicitada. Segn sea la arquitectura de la computadora y el diseo del SO, puede haber un solo programa, uno por cada tipo de interrupcin o uno por cada dispositivo y cada tipo de interrupcin. Si hay ms de una rutina de gestin de interrupcin, el procesador debe determinar qu programa llamar. Esta informacin puede haber sido incluida en la seal de interrupcin original o bien el procesador puede enviar una solicitud al dispositivo que origin la interrupcin para que este responda con la informacin que se precise. 6. Hasta el momento se han almacenado en la pila del sistema el contador del programa y la PSW del programa interrumpido. Sin embargo, hay otra informacin que se considera parte del estado de un programa en ejecucin. Se deben guardar los contenidos de los registros del procesador, puestos que estos registros pueden ser usados por la rutina de la interrupcin. Usualmente la rutina de gestin de interrupcin comenzar almacenando en la pila los contenidos de todos los registros. 7. La rutina de gestin interrupcin puede continua ahora procesando la interrupcin. Esto incluir el examen de la informacin del estado relativa a la operacin de E/S o a cualquier otro evento que causara la interrupcin. Cuando el procesamiento de la interrupcin ha terminado, los valores de los registros 8. almacenados se recuperan de la pila y se vuelven a almacenar en los registros. 9. El paso final es recuperar los valores del PSW y el contador de programa desde la pila. Como resultado de esto, la siguiente instruccin que se ejecute pertenecer al programa previamente interrumpido.

Entrada/Salida.

Estructura y Funcionamiento de Computadoras II

3.4.2.2. Cuestiones de Diseo


En la implementacin de la E/S mediante interrupciones aparecen dos cuestiones. Generalmente habr mltiples mdulos de E/S: Cmo determina el procesador que dispositivo ha provocado la interrupcin? Y por otro lado, si se han producido varias interrupciones: Cmo decide el procesador la que debe atender? Se considerar en primer lugar la identificacin del dispositivo. Hay cuatro tipos de tcnicas que se utilizan comnmente: Mltiples lneas de interrupcin. Consulta Software (software polling). Conexin en cadena (Daisy Chain) (consulta hardware vectorizada). Arbitraje de bus (vectorizada). La aproximacin ms directa consiste en proporcionar varias lneas de interrupcin entre el procesador y los mdulos de E/S. Sin embargo, no resulta prctico dedicar ms de unas pocas lneas del bus o terminales del procesador a lneas de interrupcin. Es probable que a cada lnea se conecten varios mdulos de E/S. Por eso se deben utilizar algunas de las otras tcnicas en cada lnea. Una alternativa es la consulta software. Cuando el procesador detecta la interrupcin, se produce una bifurcacin a una rutina de servicio de interrupcin que se encarga de consultar a cada mdulo de E/S para determinar el mdulo que ha provocado la interrupcin, una vez identificado el mdulo, se produce una bifurcacin para que el procesador ejecute la rutina de servicio especfica para ese dispositivo. La desventaja de la consulta software est en el tiempo que consume. Una tcnica ms eficiente consiste en utilizar la conexin en cadena (Daisy Chain) de los mdulos de E/S, que proporciona, de hecho una consulta hardware.

3.4.3. Acceso directo a memoria (DMA)


3.4.3.1. Inconvenientes de la E/S programada y con interrupciones
Entrada/Salida. 8

Estructura y Funcionamiento de Computadoras II

La E/S con interrupciones, aunque ms eficiente que la sencilla E/S programada, tambin requiere la intervencin activa del procesador para transferir datos entre la memoria y el mdulo de E/S, y cualquier transferencia de datos debe seguir un camino a travs del procesador. Por tanto, ambas formas de E/S presentan dos inconvenientes inherentes: 1. La velocidad de transferencia de E/S est limitada por la velocidad a la cual el procesador puede comprobar y dar servicio a un dispositivo. 2. El procesador debe dedicarse a la gestin de las transferencias de E/S; se debe ejecutar cierto nmero de instrucciones por cada transferencia de E/S. Existe un cierto compromiso entre estos dos inconvenientes. Considrese una transferencia de un bloque de datos. Utilizando E/S programada, el procesador se dedica a la tarea de la E/S y puede transferir datos a alta velocidad al precio de no hacer nada ms. La E/S con interrupciones libera en parte al procesador a expensas de reducir la velocidad de E/S. No obstante, ambos mtodos tienen un impacto negativo, tanto en la actividad del procesador como en la velocidad de transferencia de E/S. Cuando hay que transferir grandes volmenes de datos, se requiere una tcnica ms eficiente: el acceso directo a memoria (DMA).

3.4.3.2. Funcionamiento del DMA


El DMA requiere un mdulo adicional en el bus del sistema. El mdulo de DMA es capaz de imitar al procesador y, de hecho, es capaz de recibir el control del sistema cedido por el procesador. Necesita dicho control para transferir datos a, y desde memoria a travs del bus del sistema. Para hacerlo, el mdulo de DMA debe utilizar el bus slo cuando el procesador no lo necesita, o debe forzar al procesador a que suspenda temporalmente su funcionamiento. Esta ltima tcnica es la ms comn y se denomina robo de ciclo (cycle stealing), puesto que, en efecto, el mdulo de DMA roba un ciclo de bus. Cuando el procesador desea leer o escribir un bloque de datos, enva una orden al mdulo de DMA, incluyendo la siguiente informacin: Si se solicita una lectura o una escritura, utilizando la lnea de control de lectura o escritura entre el procesador y el mdulo de DMA. La direccin del dispositivo de E/S en cuestin, indicada a travs de las lneas de datos. La posicin inicial de memoria a partir de donde se lee o se escribe, indicada a travs de las lneas de datos y almacenada por el mdulo de DMA en su registro de direcciones. El nmero de palabras a leer o escribir, tambin indicado a travs de las lneas de datos y almacenado en el registro de cuenta de datos.

Despus, el procesador contina con otro trabajo. Ha delegado la operacin de E/S al mdulo de DMA, que se encargar de ella. El mdulo de DMA transfiere el bloque completo de datos, palabra a palabra, directamente desde, o hacia, la memoria, sin que tenga que pasar a travs del procesador. Cuando la transferencia se ha terminado, el mdulo de DMA enva una seal de interrupcin al procesador. As pues, el procesador slo interviene al comienzo y al final de la transferencia. La siguiente Figura muestra en qu momento del ciclo de instruccin puede detenerse el procesador. En cada caso, el procesador se detiene justo antes de necesitar el bus. Despus, el mdulo de DMA transfiere una palabra y devuelve el control al procesador. Obsrvese que no se trata de una
Entrada/Salida. 9

Estructura y Funcionamiento de Computadoras II

interrupcin; el procesador no guarda el contexto ni hace nada ms. En cambio, el procesador espera durante un ciclo de bus. El efecto resultante es que el procesador es ms lento ejecutando los programas. No obstante, para una transferencia de E/S de varias palabras el DMA es mucho ms eficiente que la E/S mediante interrupciones o la programada.

El mecanismo de DMA puede configurarse de diversas formas. La prxima Figura muestra algunas posibilidades. En el primer ejemplo (a), todos los mdulos comparten el mismo bus del sistema. El mdulo de DMA, actuando como un procesador suplementario, utiliza E/S programada para intercambiar datos entre la memoria y un mdulo de E/S a travs del mdulo de DMA. Esta configuracin, si bien es la ms econmica, es claramente ineficiente. Igual que con la E/S programada controlada por el procesador, la transferencia de cada palabra consume dos ciclos de bus. El nmero de ciclos de bus necesarios puede reducirse sustancialmente si se integran las funciones de DMA y de E/S. Como indica la Figura (b), esto significa que existe un camino entre el mdulo de DMA y uno o ms mdulos de E/S que no incluye al bus del sistema. La lgica de DMA puede ser parte de un mdulo de E/S o puede ser un mdulo separado que controla a uno o ms mdulos de E/S. Este concepto se puede llevar algo ms lejos conectando los mdulos de E/S a un mdulo de DMA mediante un bus de E/S (Figura c). Esto reduce a uno el nmero de interfaces de E/S en el mdulo de DMA, y permite una configuracin fcilmente ampliable. En todos estos casos (Figuras b y c), el bus del sistema, que el mdulo de DMA comparte con el procesador y la memoria, es usado por el mdulo de DMA slo para intercambiar datos con la memoria. El intercambio de datos entre los mdulos de DMA y E/S se produce fuera del bus del sistema.

a) Bus nico, DMA independiente

b) Bus nico, DMA-E/S integrados

Entrada/Salida.

10

Estructura y Funcionamiento de Computadoras II

c) Bus de E/S Configuraciones alternativas para el DMA.

3.5.

CANALES Y PROCESADORES DE E/S

3.5.1. La evolucin del funcionamiento de las E/S


A medida que los computadores han evolucionado, la complejidad y sofisticacin de sus componentes se ha incrementado. En ningn lugar se hace ms evidente que en el funcionamiento de las E/S. Ya se ha considerado parte de esta evolucin. Sus etapas se pueden resumir como sigue: 1. La CPU controla directamente al perifrico. Esta situacin se observa en los dispositivos simples controlados por microprocesadores. 2. Se aade un controlador o mdulo de E/S. La CPU utiliza E/S programada sin interrupciones. De esta forma, la CPU se independiza de los detalles especficos de las interfaces de los dispositivos externos. 3. Se utiliza la misma configuracin del paso 2, pero ahora se emplean interrupciones. La CPU no necesita esperar a que se realice la operacin de E/S, incrementndose la eficiencia. 4. El mdulo de E/S tiene acceso directo a la memoria a travs del DMA. Ahora se puede transferir un bloque de datos a, o desde, la memoria sin implicar a la CPU, excepto al comienzo y al final de la transferencia. 5. El mdulo de E/S se mejora, haciendo que se comporte como un procesador en s mismo, con un repertorio especializado de instrucciones orientado a las E/S. La CPU hace que el procesador de E/S ejecute un programa de E/S en memoria. El procesador de E/S capta y ejecuta sus instrucciones sin intervencin de la CPU. Esto permite que la CPU pueda especificar una secuencia de actividades de E/S y ser interrumpida cuando se haya completado la secuencia entera. 6. El mdulo de E/S tiene una memoria local propia y es, de hecho, una computadora en s misma. Con esta arquitectura se puede controlar un conjunto grande de dispositivos de E/S con la mnima intervencin de la CPU. Un uso comn de este tipo de arquitectura ha sido la comunicacin con terminales interactivos. El procesador de E/S se ocupa de la mayora de las tareas correspondientes al control de los terminales. Siguiendo el camino marcado por esta evolucin, cada vez ms y ms funciones de E/S se realizan sin la intervencin de la CPU. La CPU es relevada de las tareas relacionadas con las tareas de E/S, mejorando las prestaciones. Con las dos ltimas etapas, (5-6), se ha producido un cambio importante, al introducir el concepto de un mdulo de E/S capaz de ejecutar un programa. En el caso de la etapa 5, el mdulo normalmente se denomina canal de E/S. En el paso 6, se utiliza usualmente el trmino procesador de E/S. Sin embargo, ambos trminos se aplican ocasionalmente a ambas situaciones. En lo que sigue, se utilizar el trmino canal de E/S.

3.5.2. Caractersticas de los canales de E/S


El canal de E/S representa una ampliacin del concepto de DMA. Un canal de E/S puede ejecutar
Entrada/Salida. 11

Estructura y Funcionamiento de Computadoras II

instrucciones de E/S, lo que le confiere un control completo sobre las operaciones de E/S. En una computadora con tales dispositivos, la CPU no ejecuta instrucciones de E/S. Dichas instrucciones se almacenan en memoria principal para ser ejecutadas por un procesador de uso especfico contenido en el propio canal de E/S. De esta forma, la CPU inicia una transferencia de E/S, indicando al canal de E/S que debe ejecutar un programa de la memoria. El programa especifica el dispositivo o dispositivos, el rea o reas de memoria para almacenamiento, la prioridad y las acciones a realizar en ciertas situaciones de error. El canal de E/S sigue estas instrucciones y controla la transferencia de datos. Como ilustra la figura siguiente, son comunes dos tipos de canales de E/S. Un canal selector controla varios dispositivos de velocidad elevada y, en un instante dado, se dedica a transferir datos a uno de esos dispositivos. Es decir el canal de E/S selecciona un dispositivo y efecta la transferencia de datos. Cada dispositivo o pequeo grupo de dispositivos es manejado por un controlador, o mdulo de E/S, que es similar a los mdulos de E/S de los que se ha discutido. As el canal de E/S se utiliza en lugar de la CPU para controlar estos controladores de E/S. Un canal multiplexor puede manejar las E/S de varios dispositivos al mismo tiempo. Para dispositivos de velocidad reducida, un multiplexor de byte acepta o transmite caracteres tan rpido como es posible a varios dispositivos. Para dispositivos de velocidad, un multiplexor de bloque entrelaza bloques de datos de los distintos dispositivos.

Arquitectura de un canal de E/S

Entrada/Salida.

12