Está en la página 1de 7

I- Amplificador logarítmico

a) vI = VI < 0

Com vI < 0 o díodo D1 está em condução. O amplificador A1 está realimentado, sendo a tensão v+ = 0 ,
V  i 
i D1 = I R1 = − I e vO1 = vD1 = VT ln  D1  , obtendo-se
R1  I DSS 
 V R 
vO1 = VT ln  − I 1 
 I DSS 

O transístor J1 está em condução ( vGS < 0 ). Sendo, de acordo com o enunciado, a corrente do
transístor constante I D , J1 está saturado. Nesta situação, o díodo D2 está em condução com corrente
constante, sendo vD2 constante.

 I   V R   I 
vD 2 = VT ln  D  vO 2 = vO1 − v D 2 vO 2 = VT ln  − I 1  − VT ln  D 

 I DSS   I DSS   I DSS 
 V R 
vO 2 = VT ln  − I 1  .
 ID 

O bloco b) é constituído por um amplificador A2 numa montagem não inversora, sendo

 R 
vO 3 = 1 + 5 vO 2
 R4 
vO 3
− R1× I DSS
vO1
 I 
VT ln  D 
 I DSS  vO 2 vO1

vI

Numa das figuras estão representadas as tensões vO1 , vO 2 e vO 3 , cujos valores perto de v I = 0 tendem
para − ∞ , não chegando a este valor porque os ampops saturam negativamente. Na outra figura, é
representada apenas a tensão vO 1 , com maior detalhe, de modo a ver o que se passa perto da origem. Para
v I = − R L I DSS tem-se vO1 = 0 e que quando − v I → 0 vO1 → −V CC

Jan 2002
b)
Para v I > 0 o díodo D1 está cortado. O amplificador A1 está em malha aberta, sendo vO1 igual à
tensão de saturação negativa do AmpOp (aproximadamente -VCC 2 está no limiar de
condução (corrente IDSS) e J1 está na zona resistiva (em condução com corrente de dreno muito
pequena: IDSS). A tensão aos terminais de D2 é nula. Nesta situação

vO1 = −VCC vO 2 = −VCC − v D 2


vI

 v I R1 
Para v I < 0 tem-se vO1 = VT ln  − 
 I DSS 
 v R 
vO 2 = vO1 − vD 2 = VT ln  − I 1  .
 ID 
vO1

vO2

−VOsat ≈ −VCC
− VCC − v D 2

c) A topologia do amplificador a) é do tipo paralelo paralelo, e a do amplificador b) do tipo série-


paralelo.

d)

VI R1 D1
IB
-
IOS / 2 A1
+ V O1

V OS IB

 I 
VO1 = VT ln  D1  . Aplicando o teorema da sobreposição pode calcula r-se I D1
 I DSS 
V V I
I D1 = − I + OS + I B − OS
R1 R1 2
O amplificador funciona com amplificador logarítmico desde que I D1 > 0

V V I  I 
− I + OS + I B − OS > 0 ⇒ V I < VOS + R1 I B − OS 
R1 R1 2  2 

V I < VOS + R1 I BN

Jan 2002
III- Lógica TTL

a)

In1 A In2 A Q1A Q2 A Q3 Q4


0 0 saturação corte limiar de condução corte
0 1 saturação corte limiar de condução corte
1 0 saturação corte limiar de condução corte
1 1 activa inversa saturação corte saturação

O circuito realiza a função lógica NAND.


V CC

Para In1 A ="1" e In2 A ="1" , Q1 tem as duas junções do 1,6k 130
IBQ1
emissor polarizadas inversamente, estando a série das 4k
junções do colector de Q1, do emissor de Q2 e do Q3
ICQ1
emissor de Q4 polarizadas através de VCC = 5 V . O In 1
Q2
Q1
transístor Q1 está na zona activa inversa (junção do In 2 IB Q 2 Out
colector polarizada directamente e junção do emissor Q4
polarizada inversamente). Com βR = 0.02
I BQ 2 = −I CQ1 = (βR + 1)I BQ1 1k
com este valor de corrente Q2 fica na zona de
saturação, sendo a tensão na base de Q3 insuficiente para polarizar a junção do emissor e o díodo:

V B Q3 = V BE Q 4 + VCE Q 2 = 0 ,8 + 0 ,2 = 1 V

Q3 estará cortado, sendo a corrente de colector de Q4 nula, Q4 satura. A tensão de saída é inferior a
0.2 V, sendo Out=”0”.

Para In1A ="0" , Q1 tem uma junção do emissor polarizada directamente, estabelecendo-se uma tensão
na sua base que não é suficiente para polarizar a série das junções do colector de Q1 , do emissor de Q2
e do emissor de Q3 . O transístor Q1 está em condução e Q2 e Q4 VCC = 5 V
polariza o díodo e a junção do emissor do transístor Q3 , ficando Q3 em condução. Estando Q2 cortado
a corrente de colector de Q1 é nula e Q1 está saturado.
Não havendo carga ligada na saída a corrente de base de Q3 é muito pequena
VOut = 5 V − 0,7 − 0,7 = 3,6 V e Out = “1”.

Para In2 A ="0" e para as duas entradas a “0”, a situação é idêntica à anterior.

Jan 2002
b)

V CC

130
1,6k 4k
4k
Q3
Q2A Q2B
In 1 A In 1 B
Q1A Q1B
In 2 A In 2 B Out
Q4
1k

Se Q1A está na zona activa inversa, Q2 A está saturado e se Q1A está saturado Q2 A está cortado. Pode
fazer-se um raciocínio idêntico para Q1B e Q2 B .
A ligação de Q2 A e Q2B , mostra que se os dois estiverem cortados, Q3 está em condução e Out = “1”.
Se um pelo menos estiver saturado, a tensão na base de Q3 não é suficiente para polarizar Q3 e Q4 está
saturado, sendo Out = “0”.

Quando as duas entradas In1A e In2A estão a “1” ou as duas entradas In1B e In2B, e apenas nestas situações
se tem Out =”0”. A função lógica é AND-OR-INV
Out = In1 A In2 A + In1 B In2 B .

In1 A In2 A In1 B In2 B Q1A Q2 A Q1B Q2 B Q3 Q4 Out


0 0 0 0 sat. corte sat. corte lim. cond. corte 1
0 0 0 1 sat. corte sat. corte lim. cond. corte 1
0 0 1 0 sat. corte sat. corte lim. cond. corte 1
0 0 1 1 sat. corte act. inv sat. corte sat. 0
0 1 0 0 sat. corte sat. corte lim. cond. corte 1
0 1 0 1 sat. corte sat. corte lim. cond. corte 1
0 1 1 0 sat. corte sat. corte lim. cond. corte 1
0 1 1 1 sat. corte act. inv sat. corte sat. 0
1 0 0 0 sat. corte sat. corte lim. cond. corte 1
1 0 0 1 sat. corte sat. corte lim. cond. corte 1
1 0 1 0 sat. corte sat. corte lim. cond. corte 1
1 0 1 1 sat. corte act. inv sat. corte sat. 0
1 1 0 0 act. inv sat. sat. corte corte sat. 0
1 1 0 1 act. inv sat. sat. corte corte sat. 0
1 1 1 0 act. inv sat. sat. corte corte sat. 0
1 1 1 1 act. inv sat. act. inv sat. corte sat. 0

c)
Para calcular o fan-out vamos considerar uma porta A ligada a n portas B1 a Bn.

Jan 2002
Out = “0”
Para Out = “0”, a ligação de portas lógicas equivalentes aumenta a corrente de colector de Q4 , que
pode sair da saturação.

5 V
5 V

2,5 mA 130
0,675 mA 1,6k 1 mA
4k 1,6k
4k
2,3 V Q3
1 V 1 V
1,6 V 1 mA Q2
"1" 0,2 V

0,689 mA Q1
0,8 V Out 1 mA
Q4
0,8 mA 1k
2,39 mA 1k

porta A 1 mA n portas B

Para VOutA = VIntB = 0.2 V os transístores Q1 das portas B1 a Bn estão saturados ( I CQ1 = −I BQ 2 = 0 )
sendo
I EQ1 = I BQ1 + I CQ1 = I BQ1

VCC − V InB − V BEQ1sat 5 − 0 .2 − 0.8 V


I EQ1 = + I CQ1 = + 0 = 1 mA
R BQ1 4k

A corrente no colector de Q4 da porta A será I CQ4 = n ×1 mA . Esta corrente não deve retirar Q4 da
saturação. Para que Q4 se mantenha saturado
I CQ4 ≤ βF I BQ 4

em que I BQ4 pode ser calculado

I BQ 4 = I EQ 2 − I1K = I BQ 2 + I CQ2 − I 1K

5 − 2 .3
I BQ 2 = (β R + 1)I BQ1 = (1 + 0 ,02 ) × = 1,002 × 0 ,675 = 0 ,689 mA
4k
VCC − VBEQ 4 − VCEQ 2 5 − 0.8 − 0.2
I CQ2 = = = 2,5mA
1,6k 1,6k
I BQ4 = 0,689 + 2,5 − 1 = 2,489 mA

O número de portas que se pode ligar é de I CQ4 = n ×1 ≤ βF I BQ 4 = 50 × 2,489

n ≤ 125

Jan 2002
Out = “1”
Para Out = “1”, a ligação de outras portas lógicas aumenta a corrente de base de Q3 , baixando o valor
de VOut . Este valor tem de se manter num nível reconhecido como “1”, o que de acordo com o
enunciado é 2,7 V.

5 V
5 V

130
1,6k 0,675 mA
4k 1,6k
4k
Q3
2,3 V
In 1 13,5 µA Q2
In 2
Q1
Out
In1 In 2 Q4
1k
0 1 13,5 µA 1k
1 0
0 0
porta A 1 3 , 5 µA n portas B

V out = V CC − V CEsat − V D − I C 3 × 130

Admitindo que, na situação limite, Q3 está saturado tem-se Vout = 5 − 0 ,2 − 0 ,7 − 130 × I C 3 em que
I C 3 = I E 3 − I B3 com

I E 3 = n × I E 3 Q 1 = n × 13 ,5 × 10 − 6

Deste modo
 3,5 − Vout 
Vout = 4 .1 − 130 ×  n × 13,5 × 10 − 6 − 
 1,6 k 

3,5 − Vout 3,5 V


Vout = 4.1 − 130 × n × 13,5 ×10 − 6 + 130 × = 4.1 − 130 × n ×13,5 ×10 − 6 + 130 × − 130 × out
1,6k 1,6k 1,6k
V 3,5
Vout + 130 × out = 4.1 + 130 × − 130 × n ×13,5 × 10− 6
1,6k 1,6k

1,08 × Vout = 4 .1 + 0,28 − 130 × n × 13 ,5 × 10 −6

130 × 13 ,5 × 10 −6
= 4,056 − n × 1,62510 − 3
4 .38
Vout = −n×
1,08 1,08

Vout = 4 ,056 − n × 1,625 × 10 −3 ≥ 2 ,7

1,36
n< = 836
1,625 × 10 − 3

Confirmação da hipótese de Q3 estar na zona de saturação:

Jan 2002
I C 3 = 11 .29 × 10 − 3 − × 10 − 3 = 10 .79 mA
0 .8
1,6
0.8
βF I B 3 = ×10 − 3 × 50 = 25mA
1,6

Confirma-se que Q3 está na zona de saturação pois I C 3 < β F I B3 .

O fan-out sera de 125 (valor mais restritivo no nível “0” na saída).

Jan 2002