Está en la página 1de 2

Examen extraordinario de Estructura de Computadores (13-09-2010, 13:00h, Aulas 1,2 y 3) Teora (1h 15')

1) Expresa en decimal los siguientes nmeros: a) Codificados en complemento a 2 01100110 11100110 b) Codificados en coma flotante en el standard IEEE 754 10001000001100000000000000000000 01000011111111111111111111111111

2) Un procesador de 24 lneas para el bus de direcciones con una memoria cache de correspondencia directa dispone de 2048 lneas de cache de 64 palabras. Cuntos marcos de memoria principal compiten por cada una de las lneas de cache?

3) Disea una memoria de 4K palabras y 4 bits tiles de longitud de palabra, tolerante a un fallo simple, utilizando el cdigo de Hamming. Se dispone de mdulos de memoria de 2Kx 4 bits, 2K x 1 bits y mdulos combinacionales. Dibuja el esquema de interconexin.

4) Describir brevemente y con un ejemplo el funcionamiento de una lectura asncrona mediante el protocolo handshake.

5) Describir brevemente (menos de 10 lneas) el funcionamiento de un computador con DMA en modo rfaga. Ventajas de un computador con DMA con robo de ciclo frente a un computador con E/S controlada por interrupciones.

6) Un computador dispone de un sistema de memoria virtual con una capacidad de 128GB, mientras que su memoria fsica es de 4GB. El tamao de pgina es de 64KB. Se hace uso de un TLB para la traduccin de direcciones anticipadas, y se sabe que contiene un total de 1024 entradas. Se pide: a) Formato de las direcciones virtual y fsica. b) Nmero mximo de pginas virtuales y pginas fsicas

7) Calcular el tiempo de lectura sobre un fichero de 1MB que se encuentra almacenado consecutivo en un disco magntico de 160 pistas con 64 sectores por pista (1 sector =1KB), cuya velocidad es de de 40 MB/s y un tiempo de bsqueda de 20ms.

8) El sistema de memoria virtual de un computador dispone de una memoria fsica de 3 marcos de pgina. Sobre l se ejecuta un programa que hace referencia a las pginas 1,2,3,2,1,4,5,3,5,2,2. Dibuja la evolucin del contenido de la memoria fsica a lo largo de la ejecucin del programa y determina el nmero de fallos de pgina para las siguientes polticas de sustitucin de pgina: LRU, FIFO y FINUFO.

Notas: 1. Cada una de las cuestiones puntan con el mismo valor. 3. La nota de teora vale la mitad de la nota total del examen

Examen extraordinario de Estructura de Computadores (13-09-2010, 13:00h, Aulas 1,2 y 3) Problemas (1h 30')

Problema 1
Un computador dispone de una memoria cache de 8KB asociativa de 2 vas con poltica de reemplazamiento LRU, poltica de coherencia de post-escritura (copy-back) y con un tamao de lnea de 64B. Dicho computador direcciona la memoria por bytes y posee una memoria principal de 1MB. Los tiempos de acceso a la memoria cache son de 20ns y a la memoria principal de 100ns. Cada fallo de cache tarda en traer un marco de cache 1000ns. Se pide: a) Correspondencia de bits para acceso a memoria cache. Indicar el nmero de bits correspondientes a la etiqueta y el nmero total de marcos. b) Nmero de fallos de cache del siguiente bucle sabiendo que x comienza en la direccin 0x00000 y que el tipo unsigned char ocupa un byte. unsigned char x[256][256]; for (i=1; i<254: i++) for (j=0; j<255; j++) x[i][j] = x[i-1][j] + x[i][j] + x[i+1][j]; c) Tasa de fallos y ganancia de velocidad (speedup) respecto a la configuracin si no hubiese memoria cache.

Problema 2
Un computador presenta la siguiente configuracin (ver figura): Una CPU que opera a 1 GHz con ciclo medio por instruccin CPI = 5. Un disco con 500 sectores/pista y 10.000 Bytes/sector conectado por DMA. Se transfieren 4 Bytes por ciclo de DMA. Dos sistemas de adquisicin de datos que operan a 10 MBytes/segundo y 2 MBytes/segundo conectados por interrupcin a travs de las lneas int-1 y int-2 respectivamente, siendo la primera prioritaria sobre la segunda. Se transfieren 4 Bytes por interrupcin.
E/S 10.000 Bytes/sector 500 sectores/pista Procesador 1 GHz CPI = 5 4 Bytes Memoria RSI-1 DMA ? RSI-2 150 ins INT int-1 E/S int-2 Adquisicin Datos 10 MB/s. Adquisicin Datos 2 MB/s.

Cuando operan simultneamente el disco y los sistemas de adquisicin de datos, calcular: 1) El nmero mximo de instrucciones que puede ejecutar la rutina de servicio asociada a int-1 (RSI-1) si el nmero mximo que ejecuta la asociada a int-2 (RSI-2) es de 150 y el DMA opera: 1a) en modo transparente y 1b) en modo robo de ciclo. 2) El ancho de banda que tiene la E/S por DMA cuando opera: 2a) en modo transparente si 2 de los 5 ciclos de una instruccin son internos (no utiliza la memoria) y 2b) en modo robo de ciclo. 3) La velocidad angula mxima a la que puede girar el disco en revoluciones/minuto (r.p.m.) si el DMA opera: 3a) en modo transparente y 3b) en modo robo de ciclo.

Notas: 1. Cada problema punta con el mismo valor. 3. La nota de problemas vale la mitad de la nota total del examen

También podría gustarte