Según William Stallings una computadora es una máquina digital
Mediante funciones booleanas comparaba
electrónica, programable, para el tratamiento automático de la
información, capaz de recibirla, operar sobre ella mediante procesos
determinados y suministrar resultados.
ORGANIZACIÓN Y FUNCIONAMIENTO:
Se conecta con los datos que recibe, los almacena en algún lugar,
tiene una unidad que hace el procesamiento gracias a un programa
que le indica los pasos a seguir y finalmente el resultado de dicho
proceso lo almacena para transferirlo al dispositivo que lo recibe.
Unidad Central de Se encarga de ejecutar el programa
Proceso automático que procesa la información
(CPU)
Unidad de Residen programas y datos tanto de
Almacenamiento entrada como de salida
Interna
Unidad de Sirve para conectarse con los
Entrada/Salida dispositivos que ingresan los datos y
los colectan (llamados periféricos)
Sistema de Conecta a todas las unidades
interconexión anteriores entre sí
GENERACIÓN 0 (CERO) – DISPOSITIVOS MECÁNICOS Y
ELECTROMECÁNICOS
Las primeras máquinas de cálculo fueron desarrolladas con sistemas
mecánicos y electromecánicos comenzando con un simple ábaco.
1822 Charles Babbage introduce su primera máquina computadora
mecánica llamada “máquina diferencial”.
Usaba el método de las diferencias finitas para el cálculo de
polinomios de 2° grado y estaba compuesta de más de 20.000
partes y en 1847 desarrolló una versión más pequeña que no llegó a
construirse totalmente.
1834 introduce la primera computadora digital mecánica llamada la
“máquina analítica” que estaba basada en los telares de Joseph
Jacquard. Estos telares eran configurados a través de tarjetas rígidas
enganchadas unas con otras formando carreteles. Cada tarjeta
contaba con agujeros de distinto diámetro y en diferentes lugares
de la tarjeta. El telar “leía” la tarjeta gracias a varillas de metal que
pasaban por ellos. De esa “lectura” se obtenían los dibujos que el
telar produciría. La máquina analítica calculaba cualquier función
algebraica y almacenaba números. Fracasó por su costo y necesidad
de tener mucha precisión al construirla.
1939 y 1944 se construyó la Mark-I, proyecto realizado entre la IBM
y la universidad de Harvard. Era mecánica y eléctrica y poseía más
de 700.000 engranajes o ruedas. Su concepto estaba basado en la
máquina analítica de Babbage. Tardaba hasta 10 segundos en
realizar una cuenta decimal y se la podría programar mediante
cintas de papel.
PRIMERA GENERACIÓN – TUBOS DE VACÍO Y TABLEROS
1937 y 1942 Clifford Berry y John Atanasoff construyeron la ABC
(Atanasoff-Berry Computer). Primera computadora binaria que
realizaba los cálculos mediante electrónica, ya no con ruedas.
Estaban separadas las unidades de cálculo y almacenamiento.
Introdujo el concepto de almacenamiento primario y secundario. No
era de uso general, se la utilizaba para la resolución de sistemas
lineales de ecuaciones.
1944 entra en funcionamiento la Colossus Mark I y luego llegaría la
Colossus Mark II, computadoras británicas destinadas a descifrar los
mensajes alemanes encriptados durante la segunda guerra mundial
generados con la maquina “Enigma” que manejaba 150 trillones de
combinaciones.
mensajes (5.000 caracteres por segundo). Tenía más de 2.000 tubos
de vacío. Con dos Colossus se probó el trabajo simultáneo entre
ellas dando lugar a lo que hoy se denomina “computación paralela”.
1946 se construye el primer computador digital de propósito
general después de la Z1 alemana. El ENIAC (Electronic Numerical
Integrator And Computer). Se la podía programar conectando y
desconectando cables en tableros. Fue construida para calcular las
trayectorias de proyectiles llamadas tablas de tiro para la artillería
del ejército USA. Los ingenieros que la construyeron fueron John
Eckert y John Mauchly y fue programada por 6 mujeres (se
utilizaban mujeres para programarla conectando cables para que
pareciera que operaban centrales telefónicas en lugar de un
ordenador). Poseía más de 17.000 tubos de vacío para realizar hasta
5.000 sumas, 300 multiplicaciones y 200 divisiones por segundo.
Además poseía más de 100.000 otros componentes. Costosa y
consumidora de mucha energía.
1945, un colaborador del proyecto ENIAC llamado John Von
Neumann presentó y publico la llamada “máquina de programa
almacenado” que llamó computadora, pero algunos creen que tomó
la idea de Eckert y Mauchly sin consultarles (ellos documentaron
la idea de almacenar programas como base de la máquina EDVAC
que no llegaron a publicar). La máquina de Von Neumann era de
propósito general que podía guardar en la memoria principal tanto
datos como instrucciones pudiéndose direccionar a ambas cosas en
un solo espacio de memoria. Introduce el concepto de Unidad
Aritmético-Lógica (UAL o ALU) y el de Unidad de Control (UC o CU)
que permitía la ejecución de
instrucciones en secuencia salvo que se indique lo contrario.
1949, Eckert y Mauchly desarrollan la UNIVAC I (UNIVersal
Automatic Computer I) ya en la empresa Remington Rand (que hacía
máquinas de escribir también...). Costosa y pesada, podía ejecutar
alrededor de 1.000 cálculos por segundo gracias a sus 5.000 tubos
de vacío. Usaba un tipo de memorias diferentes a las de tubos de
vacío. Se utilizó en el censo poblacional de Estados Unidos de
Norteamérica en el año 1951. Incorporó las unidades de entrada y
salida de datos por cinta magnética y tarjetas perforadas. Orientada
más para uso comercial.
1924, la Computer-Tabulating-Recording Company se convierte en
la Internationa Bussiness Machines Corporation, la IBM. En
1952, introduce el IBM 701 como primer calculadora científica
comercial, con más de 70 tubos de vacío. Se podía ampliar la
memoria de tubos de vacío añadiendo memoria de núcleos
magnéticos. La 701 tenía una completa familia 7xx con perforadoras
y lectoras de tarjetas, unidades de cinta magnética, impresora,
fuente de energía, etc.
1954 introduce la IBM 650, primera computadora producida en
serie que se continuó hasta 1969. Venía con tres unidades, consola,
alimentación y lector y perforador de tarjetas. Costaba la mitad o
menos que la 701. Poseía una memoria auxiliar pequeña pero veloz.
Introdujo en ella instrucciones de coma flotante (mantisas con
exponentes enteros).
SEGUNDA GENERACIÓN – TRANSISTORES
Desde 1925 se trabajó para reemplazar las válvulas de vacío debido
a su fragilidad, costo, consumo de energía y espacio que ocupaban.
1947 los Laboratorios Bell lanzan a la luz el primer transistor,
dispositivo de estado sólido, de bajo consumo, robusto y fabricados
con silicio.
1959 IBM introduce el procesador modelo 1401 con la unidad
lectora y perforadora de tarjetas 1402 y la impresora 1403. Con un
costo mensual de U$D 2.500 fue orientado a negocios medianos y
pequeños. Poseía 4Kb de memoria expandible a 16Kb.
1950 se comienza con la construcción de computadores de gran
tamaño y capacidad llamados “mainframes”. La serie 7000 era
totalmente transistorizada. Trabajaban los formatos de números de
coma fija y flotante con precisión simple y doble con 36 bits. Los
caracteres alfanuméricos eran de 6 bits. Se utilizaba el formato de
complemento a 2 para la resta de direcciones de los registros
internos. El modelo 7094 de la serie contaba con unidades de cinta
magnética para la entrada de información (datos y programas) y
para la salida o el resultado del proceso. Este 7094 se lo combinaba
con unidades 1401 para mover los datos y programas de las tarjetas
perforadas hacia cintas magnéticas que se cargaban en el 7094. Lo
mismo, las cintas con los resultados del 7094 se cargaban en una
1401 que las leía e imprimía en su impresora. Utilizaba el programa
FORTRAN (FORmula TRANslator) como macro ensamblador.
TERCERA GENERACIÓN – CIRCUITOS INTEGRADOS
1959 Jack Kilby en los laboratorios de la Texas Instruments presentó
el primer circuito integrado que contaba con 6 transistores en una
misma pastilla de silicio. Sin embargo Robert Noyce perfeccionó el
modelo de Kilby y en unos seis meses mejoró el dispositivo
haciéndolo más adecuado para su producción en masa.
Posteriormente Noyce sería uno de los co-fundadores de Intel
Corporation, uno de los más grandes fabricantes de circuitos
integrados del mundo. Estos circuitos hicieron que los tubos de
vacío rápidamente queden obsoletos. Sus mayores ventajas son su
bajo costo, su eficiencia y su reducido tamaño.
1964 IBM introduce su S/360 (Sistema 360). El éxito de este sistema
fue la posibilidad de adaptar su capacidad de procesamiento al
tamaño del negocio del comprador y poder escalar dentro del
mismo sistema migrando hacia mayores capacidades. Es
considerado como uno de los diseños más influyentes en el futuro
de la computación. Era compatible con los 7094 y 1401. Programas
desarrollados en
1401 podían correrse en un 360 mediante emuladores, lo que
permitía preservar la inversión en software de los
clientes. Esta familia introdujo el uso de “terminales bobas” para el
ingreso de datos por parte de un operador. Aparece en ellos el
concepto de Unidad de Gestión de Memoria (MMU) a partir de su
unidad llamada “Dynamic Address Translator”. IBM introdujo un
sistema operativo multitarea que luego se convirtió en el CP/CMS,
sistema original de máquina virtual que luego se convirtiera en el
VM/CMS. Los sistemas 360 estuvieron activos hasta 1977.
CUARTA GENERACIÓN – MICROPROCESADORES
1975 Micro Instrumentation and Telemetry Systems (MITS)
introduce el Altair 8800 basado en el procesador Intel 8080.
Presentado como parte de un kit para armar y configurar por parte
del cliente. Es considerado como el primer equipo que inicia la era
de la computación personal. Bill Gates y Paul Allen escribieron el
lenguaje de programación de esta máquina llamado Altair BASIC.
Ambos luego fundarían Microsoft Corporation. Este Altair 8800 tuvo
un éxito inmediato, pero luego fue sometido a la competencia de
otro computador equipado con el procesador 8080 y esto causó que
MITS saliera del mercado. Su bus denominado S-100 fue adoptado
rápidamente por el mercado. Utilizaba para la conexión de sus 5
placas un modelo de bus que era común para todas que luego se
denominaría “backplane”.
1976 Stephen Wozniak y Steve Jobs presentaron su computador
Apple I fabricado bajo la premisa de conectar una placa que
contenía un microprocesador a un teclado y a un monitor. A
diferencia del kit de la Altair, la Apple I venía ensamblada toda en
una sola placa madre. Llego a costar U$D 475.- Sus características
eran: CPU Moz Technology 6502 de 1.023 MHz, 4 Kb de memoria
RAM, expandible a 8 Kb, puertos para teclado ASCII estándar y para
cualquier tipo de monitor o televisor, memoria ROM de 256 Kb,
soporte de gráficos de 40x24 caracteres, con scrolling automático. A
lo largo del tiempo Apple produciría las Apple II, III y Macintosh.
1968 nace Intel Corporation (INTegrated ELectronics) fundada por
Gordon Moore (ley de Moore) y Robert Noyce luego ambos de pasar
por Fairchild Semiconductor. Luego se les sumaría Andy Groove.
1971 se anuncia el primer microprocesador de la historia, el Intel
4004, fabricado bajo pedido de una fábrica de calculadoras
japonesas. Tenía 16 patitas, era de 4 bits y poseía 2.300 transistores.
Su velocidad de reloj era de 740 mil ciclos por segundo o KHz. Poseía
la capacidad de utilizar memoria ROM y RAM para procesamiento
de los datos y tenía un registro de desplazamiento para el puerto de
entrada/salida. Fue el primer microprocesador programable del
mercado. Hoy en día Intel es una corporación que fabrica no solo
procesadores de altas prestaciones, sino también placas madre, kits,
circuitos integrados que acompañan a los microprocesadors
(Chipsets), discos de estado sólido, placas de red y wifi, FPGA,
software entre otros.
EL SOFTWARE SISTEMA OPERATIVO
1975 en Albuquerque, nace Microsoft de la mano de Bill Gates y
Paul Allen. Dedicada al desarrollo de software, desarrolla el Altair
BASIC.
1980 Desarrollan un sistema operativo como alternativa al UNIX
llamado Xenix, que Santa Cruz Operation (SCO) adaptó para
plataformas importantes. Inventores del slogan “WYSIWYG” (lo que
ve es lo que obtiene), introducen su primera versión de procesador
de textos Word. 1981 de la mano de su D.O.S. (Disk Operating
System) o sistema operativo de disco. IBM les encarga un sistema
operativo para su computadora personal IBM PC y allí nace el PC-
DOS. Como el contrato con IBM permitía a Microsoft comercializar
su DOS, la versión MS-DOS apuntó al mercado de clones o
compatibles con la IBM PC. Esto lo catapultó al principal vendedor
de software de computadores personales. 1985 lanza su primera
versión de Microsoft Windows para competir con Apple.
1987 lanza su Windows 2.0 en el cual las ventanas podían solaparse
gráficamente. Esto provocó una demanda de Apple por derechos de
autor de esta característica gráfica. Por aquellos días Microsoft lanza
Microsoft Works, una plataforma de oficina con procesador de
palabras, planilla de cálculo y otras herramientas para la plataforma
Macintosh.
1987 el profesor Andrew Tanenbaum escribió un sencillo pero a la
vez completo sistema operativo para publicar su código fuente en
un apéndice de su libro de Sistemas Operativos. Adoptó el nombre
de Minix y simulaba un sistema UNIX en gran parte. Linus Torvalds
decidió reescribirlo para que usara las características avanzadas del
Intel 80386 como ser el uso de memoria virtual. Esta versión se
popularizó en Internet y cientos de colaboradores por todo el
mundo escribieron todo tipo de drivers (gestores de dispositivos)
para el nuevo sistema operativo. Este nuevo sistema, conocido
como Linux, se convertía en el clon de UNIX más completo para
computadoras personales. El uso de programas GNU (compatibles
con UNIX y libres de licencias comerciales), dio al Linux muchas
aplicaciones y herramientas de desarrollo.
EL COMPUTADOR
Definición: Dispositivo electrónico que está preparado para realizar
cálculos u operaciones fijadas en un programa o secuencia de
instrucciones. Luego, aceptará datos de entrada que tras
procesarlos obtendrá resultados o datos de salida que almacenará
en algún repositorio. Hay muchos lenguajes para programar un
ordenador, pero al final todo será traducido a ceros y unos para que
puedan ser interpretados y ejecutados por el procesador del
ordenador.
Hay 4 conceptos clave para entender a los ordenadores:
Arquitectura de un ordenador
Se refiere a todos los atributos del ordenador visibles al
programador. Estos atributos tienen un impacto directo en la
ejecución de los programas.
Para el caso de un procesador o microprocesador, estos atributos
son, por ejemplo, su conjunto de instrucciones, longitud de palabra,
cantidad de registros, mecanismos de direccionamiento de memoria
y acceso a los periféricos, etc.
Tomemos el conjunto de instrucciones que el fabricante nos entrega
para que podamos interactuar con el procesador del computador.
En él se indica la única forma en que podemos escribir las órdenes,
algoritmos y cálculos que queremos que el procesador realice.
Como programador del computador, es mandatorio que yo conozca
este atributo fundamental que, sin él, no podría realizar los procesos
que deseo.
La cantidad de bits que se utilizan para procesar los datos en el
ordenador es fundamental también. Hoy vemos procesadores
hogareños de 32 y 64 bits, cantidad de bits que denominaremos
longitud de la palabra del procesador. Los primeros procesadores
tuvieron longitud de palabra de 4 y 8 bits.
En un procesador de estudio como el 8080 de Intel, existen registros
que son pequeñas porciones de memoria muy rápidas que están
dentro de la pastilla de silicio del microprocesador. Ellos serán los
encargados de albergar operandos y resultados de las operaciones
que se realicen.
Necesito como programador saber con cuántos dispongo, cómo se
utilizan, como los puedo acceder, etc. Tomemos el caso del Intel
8086/8088, el fabricante nos dice que tiene estos 4 registros AX
(Acumulator = Totalizador), BX (Base), CX (Count = Contador) y DX
(Data = Datos) que son de 16 bits y se podrán manipular también de
a 8 bits; es decir, el AX de 16 bits está compuesto por el AH (AX High
= Byte más significativo de AX) y AL (AX Low = Byte menos
significativo de AX). Lo mismo pasa con BH y BL, CH y CL y DH y DL.
Hay otros registros que no se pueden manipular de a 1 byte como
ser los de segmento de 16 bits DS, ES, SS y CS; 3 punteros de 16 bits
IP, SP y BP; 2 índices de 16 bits SI y DI y un registro F (Flag) de
banderas. Todo esto es parte de la arquitectura que me permite
operar desde afuera el procesador. Ahora bien, ¿son estos todos los
registros que posee? Absolutamente no, posee miles o millones de
registros internos temporales y de uso propio del ordenador pero
que no son visibles desde afuera por lo tanto, no pertenecen a su
arquitectura. El programador no puede accederlos ni para leerlos ni
alterarlos. En cambio, por ejemplo, el AX fácilmente lo podemos
alterar con la instrucción MOV AX,34F2h escrita en lenguaje
ensamblador del 8086/088 (se verá en otros módulos). Esta
instrucción, al ejecutarse, producirá que el contenido del AX sea
modificado a 34F2h perdiéndose su valor anterior.
Ahora si nos movemos de la familia 80XX a la 80386, 80486,
Pentium y posteriores encontraremos que todas las familias
posteriores mantienen compatibilidad con las arquitecturas
anteriores!! ¿Esto qué significa? Si en un Xeon o Core ejecuto la
instrucción MOV AX,34F2h se hará exitosamente ya que hay
compatibilidad binaria con el pasado. Pero, ¿tiene un Xeon o un
Core la misma cantidad de registros que el 8086/8088 y el mismo
conjunto de instrucciones? Claro que no, tiene muchísimos más
registros en su arquitectura y de muchos más bits. Lo mismo, tiene
muchísimas instrucciones más y de mayor complejidad, pero acepta
las instrucciones de cualquier familia anterior. De esta manera
podemos instalar y ejecutar un D.O.S. (Sistema Operativo de Disco)
versión 1.0 tanto en un 8086 como en un Xeon o un Core de última
generación. No perderemos nuestra inversión de software. Ambos
procesadores no tienen la misma arquitectura pero los posteriores
mantienen la compatibilidad con la pasada.
Organización de un computador
La organización de un computador se refiere a la interconexión de
sus unidades operativas necesarias para implementar las
especificaciones de su arquitectura.
En el caso de un procesador o microprocesador, estas conexiones
entre sus módulos nos hablarán de su organización. Hagamos la
analogía con el organigrama de una empresa o institución. En él
encontraremos las unidades funcionales de compras, ventas,
mercadotecnia, producción, recursos humanos, contabilidad,
finanzas, maestranza, administración, por dar un ejemplo, todas
ellas unidas por líneas de dependencia jerárquica o de reporte y
control. Pues bien, es así como se manifiesta la organización de esa
empresa. Si tomamos otras veremos quizás que no hay una unidad
de producción pero si una de atención al cliente o de despacho
logístico, por mencionar un ejemplo. Cada empresa tiene su
organigrama (denotando su organización). Lo mismo ocurre con un
procesador.
Cada procesador tiene una organización diferente, uno tendrá una
unidad de cálculo entera, otro tendrá dos, otro tendrá 4 de punto
flotante y lo mismo con las unidades de ejecución y otras más.
SI bien, en el ejemplo anterior de la arquitectura, una misma
instrucción se puede ejecutar en dos familias de procesadores
diferentes con el mismo éxito, claramente tienen las dos
organizaciones internas completamente distintas. Veamos estas dos
organizaciones completamente diferentes: 8086 (Von Neumann)
Core
Estructura de un computador
La estructura de cualquier sistema se refiere a sus componentes o
módulos. Podremos tomar al ordenador como un todo y ponerlo en
el centro rodeado de líneas de interconexión con periféricos
(monitor, teclado, mouse, dispositivos de comunicación, etc.)
Dentro del ordenador encontraremos distintos niveles estructurales
que se detallan a continuación. Todo computador, básicamente
contendrá la siguiente estructura:
Compuesto por:
• Una Unidad Central de Proceso (UCP o Central Processor
Unit = CPU) encargada del procesamiento de los datos y el
control de ejecución de los programas. Los procesadores
modernos tienen más de un “Core” o núcleo para el
procesamiento y ejecución de instrucciones.
• Una Memoria Principal encargada del almacenamiento de
los datos y programas.
• Una Unidad de Entrada/Salida para la conexión del
computador con los periféricos a través de placas o
unidades que adaptan las señales y temporización internos
del ordenador con los dispositivos externos (placas de red,
de vídeo, de sonido, teclado, etc.).
 • Un sistema formal y definido de interconexión entre estas
unidades estructurales llamado Bus.
Sigamos adentrándonos en las unidades estructurales más
importantes.
Una CPU básica y elemental contendrá la siguiente estructura:
Dentro de ella encontraremos:
• Varios Registros (antes mencionados) de propósito general
o específico.
• Una Unidad Aritmético-Lógica para realizar el
procesamiento propiamente dicho. En los procesadores
actuales hay muchas de ellas en un solo chip y de varios
tipos, enteras,
vectoriales, de punto fijo, de punto flotante.
• Una Unidad de Control encargada de la ejecución de los
programas.
• Un sistema de interconexión propio de cada
microprocesador. Modelos modernos tienen
buses definidos como el Front-Side Bus, Back-Side Bus, entre otros.
3.3. Estructura de una Unidad de Control
La sencilla pero completa Unidad de Control contendrá la siguiente
estructura: en ella encontraremos:
• Toda la Lógica Secuencial que permite la ejecución de
micro-tareas dentro de cada instrucción.
• Una Memoria de Control que contiene todos los 0 y 1 que
se convertirán en señales eléctricas que serán distribuidas
dentro de todo el procesador e incluso hacia el exterior.
• Una serie de registros temporales, decodificadores,
multiplexores que implementarán el secuenciamiento de
las micro-tareas para la ejecución de cada instrucción.
A lo largo del tiempo, las estructuras internas de un procesador se
han potenciado y especializado. Aquí vemos un ejemplo del
procesador PowerPC G5:
En este procesador, por ejemplo podemos ver dos ALU de números
enteros y dos de punto flotante, diferentes niveles de memoria
caché, por ejemplo.
FUNCIÓN DE UN COMPUTADOR
La función de cualquier componente indica que operación realiza o
para que se utiliza o está destinado. En el caso del computador
general, las funciones básicas de todo ordenador son las siguientes:
MOVER - ALMACENAR - PROCESAR - CONTROLAR
Encontraremos movimientos de datos (MOVER) desde el exterior al
ordenador a través de los periféricos conectados a sus respectivas
Unidades de Entrada/Salida. También se moverán datos desde la
Memoria Principal a la Unidad Central de Proceso y viceversa.
El almacenamiento de datos (ALMACENAR) ocurre cuando el
procesador interactúa con la Memoria Principal grabándola o
leyéndola.
Existen otros medios de almacenamiento como unidades de disco
flexible, rígido, pen drives, etc.
El procesamiento de los datos (PROCESAR) se da en la Unidad
Central de Proceso o CPU. En ella se ejecutan los programas y
algoritmos requeridos a través de instrucciones en código binario.
Por último el CONTROL de todo el flujo de datos y ejecución de
instrucciones es la función más importante de un ordenador. Todo
se basará en unidades que controlan la ejecución de los programas
generando todas las señales eléctricas necesarias para tal fin.
4. ARQUITECTURA DE VON NEUMANN
Durante el proyecto ENIAC, John Von Neumann trabajó en el diseño
de una máquina cuyo programa estuviera almacenado dentro de su
memoria. Una idea similar fue desarrollada simultáneamente por
Alan Turing pero el primero en publicar esta idea fue Von Neumann
en su proyecto EDVAC (Electronic Discrete Variable Computer).
Desde 1946 a 1952 se trabajó en el diseño y construcción de un
computador llamado IAS (Institute of Advanced Study) en la
Universidad de Princeton. Esta máquina fue la base para todos los
ordenadores posteriores denominados de propósito general, es
decir, no están fabricados para una tarea específica (como el
Colossus), sino que pueden ser reprogramados fácilmente para
ejecutar diferentes algoritmos de cálculo y proceso.
La arquitectura de Von Neumann tiene la siguiente estructura que
consiste en:
• Una Memoria Principal (MP): destinada a almacenar tanto
instrucciones de programas como
• datos, ya sea de entrada para la ejecución de los programas
o de salida producto del procesamiento.
• Una Unidad Aritmético-Lógica (UAL): encargada del
procesamiento de la información, la que ejecuta el
algoritmo de cálculo y produce los resultados.
• Una Unidad de Control (UC): que lee las instrucciones
almacenadas en la memoria (programa), las interpreta y
causa que se ejecuten.
• Unidades de Entrada y Salida (UES): destinadas a efectuar
la conexión con los dispositivos externos (periféricos) y
controlada por la Unidad de Control.
Esta estructura básica del ordenador de Von Neumann podemos
observarla en casi todos los ordenadores actuales. En esta
arquitectura, la palabra del procesador (cantidad de bits que opera
simultáneamente) era de 40 bits. En los 40 bits se acomodaban 2
instrucciones de 20 bits. Cada una de ellas poseía un código de
operación de 8 bits (orden propiamente dicha) y los restantes 12
bits contenían la dirección del operando en memoria. La memoria
era de 1.000 palabras.
La Unidad de Control buscaba las instrucciones en la memoria y las
ejecutaba de a una por una. Para la ejecución, se utilizarán los
llamados registros para almacenar temporalmente los datos y
códigos de operación. Algunos de estos registros son:
• MBR (Memory Buffer Register): Contiene los datos a ser
guardados en memoria o enviados a la Unidad de Entradas
y Salidas.
• MAR (Memory Address Register): Contiene la dirección en
donde serán guardados los datos en la memoria.
• IR (Instruction Register): Contiene los 8 bits del código de
operación a ser ejecutado.
• PC (Program Cunter): Contiene la dirección de memoria en
donde se encuentra la próxima “pareja” de instrucciones a
ejecutar.
• AC (Accumulator): Utilizado para guardar temporalmente el
resultado de una operación realizada por la UAL.
1. La máquina IAS operaba ejecutando una instrucción detrás
de la otra en forma repetitiva en lo que se llamó el Ciclo de
Instrucción. Cada ciclo consistía en dos sub-ciclos, uno para
cada código de operación en la palabra de 40 bits. Esta
máquina poseía un total de 21 instrucciones (o códigos de
operación) distintas agrupadas en las siguientes categorías:
 2. Transferencias de datos: mueven data entre la memoria y
la ALU y entre los registros
3. Saltos incondicionales: Un programa o conjunto de
instrucciones se va ejecutando normalmente una detrás de
la otra en forma ordenada (la primera, luego la segunda,
luego la tercera y así). Sin embargo existen situaciones en
que se necesita repetir ciertas instrucciones o continuar
con la ejecución de la próxima instrucción fuera del orden
normal. Estas instrucciones modificaban el curso de
ejecución de las instrucciones sin condición alguna.
• Saltos condicionales: En este grupo de instrucciones, el
salto a otra porción del código para continuar la ejecución
depende del cumplimiento (o no) de una condición, como
por ejemplo si un registro es cero. Ante estas condiciones
planteadas podemos decir que la unidad de ejecución
tomara la decisión de saltar o no.
• Aritméticas: Operaciones que se llevan a cabo en la UAL
(suma, resta, multiplicación, etc.)
• Modificadoras de direccionamiento: Permiten calcular una
dirección de memoria lo que hace realmente muy flexible
para la programación de direcciones dentro del ordenador.
Todas estas instrucciones serán ejecutadas en más de un paso, es
decir, se requerirán varias operaciones, pasos o micro-tareas para
completar una instrucción. Para cada una de ellas podrán
necesitarse diferente cantidad de estas operaciones. Por ejemplo,
una multiplicación necesitaba 39 micro-tareas antes de terminarse.
Es de hacerse notar que esta máquina era totalmente asincrónica,
es decir, su operación no estaba atada o basada en un reloj. Cada
instrucción se ejecutaba cuando se terminaba la anterior.
4.1. Evolución de la máquina de Von Neumann
A lo largo de los subsiguientes años, los ordenadores se hicieron
más pequeños y sus unidades estructurales fueron evolucionando.
El tratamiento de los dispositivos periféricos cambió y hoy el
direccionamiento de las unidades de entrada/salida se ha
simplificado a tal punto que su mecanismo es similar al del
direccionamiento de la memoria principal.
Asimismo, las interconexiones entre las distintas unidades fue
especializándose y reagrupándose dando como resultado un sistema
de interconexión de diferentes buses según su función.
También fue incorporándose memorias no volátiles (ROM) para
proporcionar las instrucciones necesarias para el encendido del
ordenador.
Los modernos ordenadores ya no son asincrónicos sino que son
sincrónicos con una señal de “CLOCK” o reloj que llega a todas las
unidades para establecer dicho sincronismo. Esa señal se encuentra
dentro de las líneas de interconexión de control, ya que en general
esta señal es provista por el procesador o UCP.
En la siguiente figura podemos visualizar lo antes mencionado:
MEMORIAS FÍSICAS
Son el componente de la unidad estructural denominada Memoria
Principal (MP). Interactúa con la UCP y las UES a través de los buses
del sistema. Esta memoria es de lecto-escritura y alojará tanto datos
como instrucciones siguiendo el modelo de Von Neumann.
Ordenadores modernos poseen una memoria de solo lectura (ROM)
en donde se alojan los programas de inicialización del ordenador al
tiempo de encendido.
Memoria Caché, pequeña porción de memoria física muy rápida
interpuesta entre la UCP y la Memoria Principal.
Para finalizar, el concepto de Memoria Virtual se tratará en otros
módulos, brinda al procesador un espacio de memoria principal de
trabajo mucho mayor que la capacidad física existente compuesta
por los chips de memoria, basándose en dispositivos de
almacenamiento secundario como discos rígidos.
2. CONCEPTO, CARACTERÍSTICAS, JERARQUÍA
La memoria de un ordenador está definida como una unidad de
almacenamiento de datos, ceros y unos. Algunos de estos
dispositivos retendrán dicha información aunque se los desconecte
de su fuente de energía. Estas memorias se implementan
físicamente mediante dispositivos de estado sólido encapsulados en
circuitos integrados también llamados “chips”.
Estos dispositivos están organizados en “p” filas de “n” bits o celdas
de memoria. En cada celda se guardará un “0” o un “1”.
Sus características principales son:
• Capacidad de almacenamiento: expresada en bits, bytes,
kilobytes, megabytes y otros múltiplos. Da idea de la
cantidad de datos que puede almacenar en un solo chip.
• Tiempos de acceso: define cuánto tiempo requiere el
dispositivo para realizar una lectura, escritura o cualquier
otra tarea adicional (borrarse por completo,
mantenimiento de los datos a escribir, etc.).
• Volatilidad de sus datos: se refiere a la permanencia de los datos
que almacena gracias a estar conectada a una fuente de energía o
sin necesidad de ella. La que pierden todos sus datos al quitarles la
energía se denominan volátiles y las que los preservan sin necesidad
de energía de denominan no volátiles.
• Presentación o encapsulamiento: las memorias vienen en distintos
encapsulamientos y formas de interconexión con las placas madres
o circuitos impresos ya sea a través de montaje superficial o con
zócalos de fijación. Algunos ejemplos son:
2.3. Jerarquía de memorias
En el siguiente cuadro podremos ver los diferentes tipos de
memoria más importantes y su relación entre ellas en función de su
velocidad, costo y capacidad de almacenamiento:
3. BI-ESTABLES Y REGISTROS. DESPLAZAMIENTO Y ROTACIÓN
Bi-estables o Flip-flops
Son dispositivos que almacenan 1 bit. Se los denomina bi-estables
porque pueden tener dos estados, “0” o “1”. Están constituidos por
un flip- flop de tipo “D”, dispositivo que presenta el menor tiempo
de acceso. Este dispositivo implementa una función lógica
secuencial ya que el valor que toma su señal de salida no solo
depende de las variables de entrada sino que también de su estado
anterior.
Por eso, el flip-flop no es un circuito lógico combinacional, es
secuencial.
Sus señales de entrada son D, CLK, SET y CLR. Sus señales de salida
son Q y ˜Q.
Este dispositivo es volátil, es decir, si se le quita la energía se pierde
el dato almacenado.
Tiene dos formas de operación:
• Forma sincrónica: para que almacene un dato (“0” o “1”) se
deberán utilizar dos señales de entrada que son la D y la CLK. En la
entrada D, se colocará el valor que se quiera almacenar o mantener
en el flip-flop. En la entrada CLK (o también CLOCK) se aplicará un
pulso ascendente positivo que hará de “disparo” para que el flip-flop
tome una muestra de la señal D y la presente en la salida Q. La salida
Q solo cambiará ante un flanco ascendente de la señal CLK. SI
hacemos la analogía con una cámara de fotos, el pulso en CLK
presiona el disparador y el flip-flop toma una foto de la entrada D y
la presenta en la salida Q. Mientras no haya un pulso de disparo en
CLK, la señal Q permanecerá inalterada (no cambiará).
• Forma asincrónica: no hará falta un pulso de sincronismo para que
se almacene un dato (“0” o “1”). Se deberán utilizar dos señales de
entrada que son la SET (setup o establecer) y CLR (clear o borrar). La
señal o valor que esté presente en la entrada D no será tenido en
cuenta. Si queremos que se almacene un “0” (que Q = 0) tendremos
que darle los siguientes valores a las señales: SET = 0, CLR = 1. En
cambio si queremos almacenar un “1” (que Q = 1) tendremos que
darle los siguientes valores a las señales: SET = 1, CLR = 0.
Podemos observar que hay dos posibilidades más de combinar
valores en SET y CLR. Estos son:
- SET = 0, CLR = 0 → Con esta combinación, se indica que el flip-flop
trabaje en forma sincrónica
- SET = 1, CLR = 1 → Combinación prohibida (no permitida)
3.2. Registros
Si concatenamos n flip-flops tipo D, obtendremos un registro, tal
como podremos ver en nuestra UCP con los nombres AX, BX, CX,
etc. como podemos ver en un diagrama general del procesador Intel
8086:
También se lo podrá cargar en forma asincrónica pero no lo hemos
diagramado para no complicar el dispositivo.
Se colocan los valores en D (8 bits) y cuando se registra el pulso
ascendente del CLK, el valor de D queda en Q estable hasta que se
detecte otro pulso de CLK.
3.3. Registros de desplazamiento (Shift Register)
Desplazamiento a derecha
Si conectamos las salidas Qn con las entradas Dn-1 y en la entrada
Dn colocamos un “0” como se muestra en la figura, haremos que a
la llegada del cada pulso de CLK, se desplacen todos los valores una
posición hacia la derecha. Esta configuración es un registro de
desplazamiento a derecha.
Habiendo cargado inicialmente el valor 1011b (4 bits) en el registro
vemos como se desplazan las cifras binarias a derecha mientras se
inyecta un cero por izquierda. Este procedimiento es el que hemos
mencionado en la división de binarios por su base. En el primer paso
está 1011b = 11d, luego del primer pulso de clock los valores
quedan 0101b = 5d para que en el segundo pulso quede 0010b = 2d.
Es un divisor por la base!
Nótese en fondo amarillo el valor cargado asincrónicamente antes
de comenzar con el desplazamiento. Podemos ver que al 3er pulso
de CLK hemos desplazado todos los bits del mismo (+ultimo bit con
fondo verde). No son 4 pulsos porque en el tiempo 0 (cero) ya tengo
el primer bit listo en Q0 para ser tomado o leído.
Estos registros pueden utilizárselos para convertir un dato cargado
en paralelo (todos los 4 bits juntos) en datos en serie, obteniendo su
contenido de a 1 bit por la señal de salida (conversor paralelo-serie).
Asimismo, si colocamos los datos de a uno en la señal de entrada y
los hacemos entrar al flip- flop con cada pulso de CLK, al cabo de 4
ciclos podremos leer el dato de 4 bits completo en paralelo
(conversor serie-paralelo)
Desplazamiento a izquierda
Si conectamos las salidas Qn con las entradas Dn+1 y en la entrada
D0 colocamos un “0” como se muestra en la figura, haremos que a
la llegada del cada pulso de CLK, se desplacen todos los valores una
posición hacia la izquierda. Esta configuración es un registro de
desplazamiento a izquierda.
Habiendo cargado inicialmente el valor 1011b (4 bits) en el registro
vemos como se desplazan las cifras binarias a izquierda mientras se
inyecta un cero por derecha. Este procedimiento es el que hemos
mencionado en la multiplicación de binarios por su base. En el
primer paso está 0011b = 3d, luego del primer pulso de clock los
valores quedan 0110b = 6d para que en el segundo pulso quede
1100b = 12d. Es un multiplicador por la base!
Nótese en fondo amarillo el valor cargado asincrónicamente antes
de comenzar con el desplazamiento. Podemos ver que aquí también
que con 3 pulsos de CLK hemos desplazado todos los bits del mismo
(+ultimo bit con fondo verde).
3.4. Registros de rotación a derecha e izquierda (Rotate Register)
En la configuración de desplazamiento a derecha, si conectamos la
entrada serie con la salida serie obtendremos el siguiente dispositivo
que constantemente, a cada pulso de CLK, rotará sus bits a derecha.
Análogamente podremos construir uno que rote a izquierda. En 4
pulsos de CLK, volvemos a tener los 4 bits en su posición inicial,
listos para volver a rotar.
3.5. SRAM (Static Random-Access Memory)
Estas memorias son fabricadas con celdas construidas con flip-flops
o biestables.
Se disponen “n” flip-flops para formar una palabra de la memoria
que formaría una “fila” de la memoria.
Para acceder a cada fila o posición de la memoria SRAM se deberá
proporcionar una dirección binaria la que luego de hacerla pasar por
un decodificador, determinará cuál de todas las filas de la memoria
se está queriendo acceder ya sea para leerla o escribirla.
Un decodificador tiene una entrada codificada de “n” bits (en
nuestro caso en binario) y poseerá 2n salidas. En el ejemplo que se
muestra, vemos un decodificador de 4 bits de entrada y 16 salidas.
Para cada combinación binaria de entrada se presentará un “1” en
una única salida que corresponderá al valor decimal del binario de
entrada. Todas las restantes salidas estarán en “0”. Por ejemplo, si
colocamos 1011b en la entrada, la única salida que tendrá un “1”
será la 11d, las restantes serán “0”. Podremos seleccionar 1 de las
16 posiciones o filas de memoria a través de un código binario de 4
bits. A ese código se lo llama dirección de memoria.
Las características de las memorias estáticas son:
• Las más rápidas o mejor performantes con un tiempo de
acceso promedio de 10 ns (10-9 segundos)
• Las de mayor costo por bit
• Ocupan mayor lugar (menor densidad de integración)
• Bajo consumo en estado de reposo. Si se la accede muchas
veces, su consumo crece significativamente
4 MEMORIAPRINCIPAL
4.1. Celda de memoria dinámica
Se fabrican con un transistor MOS FET (Metal-Oxide-Semiconductor
Field-Effect-Transistor) y un capacitor tal como se muestra en la
figura.
El principio de funcionamiento es el siguiente: Cuando se selecciona
la celda con un “1” en la línea roja, si se coloca un “1” en la línea
azul o bit de dato, el MOS FET conducirá y ese “1” del dato cargará
el capacitor. Este capacitor permanecerá cargado lo que indica que
un “1” es almacenado. Cuando se quita la selección de la celda, las
cargas quedan atrapadas.
Si se quiere almacenar un “0”, se lo debe colocar en la línea azul de
bit de dato y eso provocará la descarga completa del capacitor
indicando, que un cero fue guardado.
El capacitor es un dispositivo especialmente construido para
almacenar y retener cargas eléctricas, pero este
diminuto capacitor se descarga por si solo rápidamente con lo cual,
este tipo de celdas de memoria necesitará un refresco.
Dicho refresco se trata de un pulso que “reavivará” el “1” que se
está descargando en la celda en un intervalo de tiempo muy rápido,
no dejándolo caer. Si el circuito de refresco no detecta carga en el
capacitor no lo refresca. Se refrescan o mantienen los “1” solamente
(o sea los capacitores cargados).
El circuito de refresco es automático y no está gestionado por el
usuario, lo hace solo la celda.
SI asociamos “n” celdas dinámicas formaremos palabras de una
memoria dinámica denominada DRAM.
4.2. DRAM (Dynamic Random-Access Memory)
Estas memorias son las utilizadas para fabricar las Memorias
Principales de los sistemas computacionales. Sus características son:
Las características de las memorias dinámicas son:
• Las más lentas con un tiempo de acceso promedio de 60 ns
(10-9 segundos). Es 6 veces más lenta que la SRAM
• Muy baratas
• Ocupan menor lugar (mayor densidad de integración)
permite grandes capacidades de
almacenamiento en muy poco espacio
• Mayor consumo por la necesidad del refresco constante
Se las integra en filas de “n” bits o palabra de la memoria y se las
accede a través de una dirección binaria.
4.3. Banco de Memoria Principal
La Memoria Principal está conectada a los buses del sistema
(Control, Direcciones, Datos) y está organizada en “n” bits por cada
dirección o fila de la memoria→El bus de datos será de “n” bits. Se
accede a cada celda a través de una dirección de “p” bits→El bus de
direcciones será de “p” bits pudiendo elegir entre 2p filas distintas
de n bits. La capacidad de la memoria será de 2n*p bits. Si una
memoria posee 16 bits de palabra y es direccionada con 10 bits
tendrá una capacidad de 210 * 16 bits = 1024 * 16 bits = 2 Kbytes.
Como estructura de la Memoria Principal encontramos:
• Matriz de celdas de memoria: 2p filas por n columnas, en
cada intersección, una celda de memoria DRAM
• Decodificador: Discrimina la dirección ingresada a la
memoria seleccionando una única fila o palabra de la
matriz
• Lógica de control: Circuitería que proveerá todas las
señales necesarias para la lectura o escritura de una
posición o fila de la matriz. Proveerá la temporización a
través de la señal de CLK
• Transductores: Atenuarán la señal de escritura que llega
del exterior para poder interactuar con las celdas DRAM
que requieren un nivel menor de señal de la que se recibe
(atenúan el dato a escribir). Asimismo amplificarán la señal
proveniente de cada celda DRAM que es muy pequeña y no
alcanza para pasarla al bus de dato (amplifican el dato a
leer).
Estas memorias son volátiles por lo tanto requieren de energía
externa para funcionar y preservar los datos almacenados en ellas.
Al quitar la energía se perderán todos los datos.
Las señales de control de la memoria que podemos ver son:
• CS (chip select) = Indicador de selección del chip de
memoria para bancos multichip
• OE (output enable) = habilitación de la señal de salida de
los transductores para que esté disponible en el bus de
datos
• WE (write enable) = habilitación para escribir una celda de
la matriz con el dato recibido en el bus de datos
• R/W (no read / write) = indicación de operación a realizar
sobre la memoria
• CLK (clock) = reloj
5. ORDENAMIENTO BIG Y LITTLE ENDIAN
5.1. Little Endian
Intel utiliza el ordenamiento Little Endian para acomodar los 2 bytes
de sus registros de 16 bits del 8086 / 8088 en posiciones de
memoria de 1 byte. Si el siguiente registro tiene el valor AX = 1234h,
y debo guardar ese valor en la posición 0100h de la Memoria
Principal, el resultado será que en la 0100h se guardarla el AL = 34h
y en la 0101h se guardará el AH = 12h. En la posición de memoria
“n” se guarda en LSB (Least Significant Byte) y en la posición “n+1” el
MSB (Most Significant Byte).
5.2. Big Endian
Motorola utiliza este ordenamiento para acomodar 2 bytes de sus
registros en posiciones de memoria de 1 byte. Si el registro tiene el
valor 1234h, y debo guardar ese valor en la posición 0100h de la
Memoria Principal, el resultado será que en la 0100h se guardarla el
AH = 12h y en la 0101h se guardará el AL = 34h. En la posición de
memoria “n” se guarda en MSB (Most Significant Byte) y en la
posición “n+1” el LSB (Least Significant Byte).
6. TIPOSDEMEMORIA: ROM, PROM, EPROM, EEPROM, FLASH 6.1.
Memorias ROM (Read-Only Memory)
Son memorias de solo lectura, es decir, durante el proceso de
fabricación se graban los “0” y “1” correspondientes a cada bit de la
matriz de celdas de memoria. En cada celda donde se requiere un
“0” se coloca 1 diodo (semiconductor que permite el paso de
corriente en un sentido y bloque el paso de corriente en el otro).
Estas memorias no son volátiles.
6.2. Memorias PROM (Programable Read-Only Memory)
Si bien son memorias de solo lectura, se las puede programar una
sola vez. Todas las celdas de memoria PROM están compuertas por
un diodo en serie con un fusible (metal conductor de dimensiones
mucho más pequeñas que los cables que une para que se funda
cuando la corriente que circula por el supera un límite, protegiendo
el resto del circuito).
Estas memorias, de fábrica vienen con un diodo y su fusible en cada
celda. El usuario al programarla lo que hará es quemar los fusibles
en donde quiere que se almacene un “1”, dejando el diodo
conectado donde quiere un “0”. Esto se hace con un dispositivo
programador especial. Una vez quemado un fusible, no se lo puede
restaurar. Se las puede programar una sola vez.
Estas memorias no son volátiles.
6.3. Memorias EPROM (Electrically Programable Read-Only
Memory)
Construidas para ser leídas, pueden programarse y volverse a
programar las veces que sea necesario. Estas memorias poseen
celdas realizadas con semiconductores que, ante un pulso de una
alta tensión, atrapan cargas y mantienen esas cargas
indefinidamente. Al medir la existencia de cargas atrapadas indicará
que en esa celda hay un “1”. La ausencia de dichas cargas en una
celda será tomada como un “0” en ella.
Las cargas atrapadas quedan indefinidamente porque su energía no
es suficiente para recombinarse, sin embargo, estas memorias
pueden borrarse a través de la incidencia de una luz ultravioleta en
el sustrato de la celda. La energía que provee la luz es suficiente
como para que se recombinen las cargas y desaparezcan, dejando a
toda la memoria en cero de una sola vez.
Para este procedimiento de borrado total de la memoria, los chips
poseen un ojo o ventana de vidrio que permite el ingreso de la luz
ultravioleta. En condiciones de funcionamiento este ojo se tapa con
un parche que no deja pasar ninguna luz.
Se las suele utilizar como ROM BIOS (Basic Input-Output System) de
las placas Madre de los ordenadores.
Estas memorias no son volátiles.
6.4. Memorias EEPROM o E2PROM (Electrically Erasable
Programable Read-Only Memory)
De similares características funcionales que las EPROM con la
salvedad que se programan con un pulso eléctrico y se borran con
un pulso eléctrico también (ya no con luz ultravioleta) celda por
celda. Estas memorias no son volátiles.
6.5. Memorias FLASH
Derivada de las EEPROM, en este caso se pueden leer y escribir
múltiples celdas de memoria simultáneamente. Esto da una mayor
performance que las EEPROM antes mencionadas. Se emplean en
las memorias USB.
Son baratas, rápidas y de muy bajo consumo de operación. Si bien
son memorias no volátiles, el fabricante Toshiba Memorias USB
indica que su durabilidad tiene un límite: Se podrá leer y escribir el
contenido de toda la memoria una vez por día durante 27 años.
Tener cuidado que si se hace esta operación 27 veces por día en
lugar de una, la memoria USB tiene garantizado su uso solo por un
año!
7. TIPOSDEMEMORIA: SDRAM, DDR
7.1. Memorias SDRAM (Synchronous Dynamic Random Access
Memory)
Estas memorias DRAM se las puede acceder por bloques de datos,
es decir, cuando se solicita un dato (por ejemplo 1 byte) de una
dirección de memoria para ser leída, la memoria SDRAM dispone de
un bloque completo (por ejemplo 8 bytes) compuesto por el
dato solicitado y otros más. Este bloque puede leerse o escribirse en
la modalidad de ráfaga o burst. Para ello se debe trabajar en forma
sincronizada con la memoria para estas transferencias en modo de
ráfaga (de allí la “S” de Synchronous).
Si queremos escribir una ráfaga de datos en una SDRAM, tendremos
que:
• Indicar la cantidad de palabras a escribir
• Indicar la dirección de memoria de inicio de la escritura
• Transferir los datos uno detrás del otro sin necesidad de
indicar a qué dirección va cada
uno de ellos (posee un incrementador de direcciones interno)
Estas memorias eran muy frecuentes el Computadores Personales
de los años ’90.
7.2. Memorias DDR DRAM (Double Data Rate DRAM)
Estas memorias son fabricadas con la tecnología SDRAM pero tiene
una característica particular. Las memorias SDRAM completan sus
operaciones de lectura y escritura en el flanco ascendente del CLK
(es decir, si el reloj hace “tic” – “tac”, hace sus tareas en los “tics”
del reloj).
Las memorias DDR realizan operaciones tanto en el flanco
ascendente como en el descendente del CLK (tanto en el “tic” como
en el “tac”). Esto duplica la tasa de
transferencia de información directamente.
En un mismo ciclo accede a dos posiciones de memoria en lugar de
una sola. Estas memorias poseen las siguientes características:
• Trabajan con 2,5V en lugar de los 3,3V de las SDRAM. A
menor tensión de trabajo, menos gasto de energía
• Trabajan con pipelines o buffer interno de 2 bits (buffer de
pre-búsqueda) que permite almacenar los datos de 4
direcciones de memoria contiguas. Esta técnica tiene en
cuenta que un usuario que solicita la posición n, con
altísima probabilidad requerirá la n+1 y luego la n+2 y luego
la n+3. Por eso, guarda en un buffer esos 4 datos
entregando el primero y quedando a la espera de que pida
(muy probablemente) los que siguen. El tiempo que se
tarda en leer la celda de memoria es mucho mayor que el
que se tarda en leer el buffer de pre-búsqueda.
• El tiempo de acceso no es siempre igual, el primer dato
tarda más. Los subsiguientes se obtienen más rápidos
mientras estén en el buffer de pre-búsqueda
• Velocidades de transferencia desde 200 Mhz hasta 400
Mhz
• DIMM de 184 contactos
7.3. Memorias DDR2 DRAM (Double Data Rate DRAM versión 2)
Estas memorias poseen las siguientes características:
• Usadas por primera vez en 1970
• Trabajan con 1,8V
• Trabajan con pipelines o buffer interno de 4 bits (buffer de
pre-búsqueda) que permite almacenar los datos de 16 direcciones
de memoria
contiguas.
• Velocidades de transferencia desde 533 Mhz hasta 1 Ghz
• DIMM de 240 contactos
7.4. Memorias DDR3 DRAM (Double Data Rate DRAM versión 3)
Estas memorias poseen las siguientes características:
• Usadas por primera vez en 2010
• Trabajan con 1,5V
• Trabajan con pipelines o buffer interno de 8 bits
• Velocidades de transferencia desde 1,6 Ghz hasta 2 Ghz
• DIMM de 240 contactos
7.5. Memorias DDR4 DRAM (Double Data Rate DRAM versión 4)
Estas memorias poseen las siguientes características:
• Usadas por primera vez en 2014
• Trabajan con 1,05V
• Trabajan con pipelines o buffer interno de 8 bits
• Velocidades de transferencia desde 2,13 Mhz hasta 4,26
Ghz
• DIMM de 288 contactos
8. LATENCIAYANCHODEBANDA - Latencia de una memoria
Es la suma de todos los tiempos que se tardan para accederla. Aquí
denotamos algunos tiempos característicos de todas las memorias:
• Access Time (Tiempo de Acceso) = Desde que se realiza un
pedido de lectura hasta que el mismo queda satisfecho
• Cycle Time (Tiempo de Ciclo) = Desde que se realiza un
pedido hasta que se puede realizar el siguiente.
• Write Time (Tiempo de Escritura) = Al escribir un dato,
tanto el dato y la dirección donde se escribirá deben estar
presentes antes que llegue la señal de escritura (Setup
Time) y deben mantenerse luego que se retire la señal de
escritura (Hold Time)

Si la memoria tiene varios bancos de chips dispuestos cada uno de
ellos en filas y columnas dentro de un “tablero” y, a su vez tiene
múltiples tableros dispuestos en forma tridimensional, existirán
varias latencias como ser de acceso por columna de chips en un
tablero, por fila de chips en un tablero, para activar un tablero y
desactivarlo.
En las memorias modernas, los chips de memoria o módulos están
dispuestos en forma de matriz, colocándose cada módulo ne una fila
y columna formando un tablero de módulos.
Pero no solo hay un tablero en. una memoria moderna, habrá más
de uno dispuestos en forma tridimensional:
En estas memorias se incorpora algunas latencias más:
• CAS = Tiempo que se tarda la memoria en elegir una
columna de un tablero
• RAS = Tiempo que se tarda la memoria en elegir una fila de
un tablero
• ACTIVE: Tiempo que tarda la memoria en activar un tablero
• PRECHARGE: indica el tiempo que tarda la memoria en
desactivar un tablero
• Asociativo, Mapeo Directo y Asociativo de N vías o de conjuntos.
8.2. Ancho de banda de una memoria
Es la máxima cantidad de datos que el procesador puede leer o
escribir en la memoria por unidad de tiempo, también conocida
como la velocidad o tasa de transferencia de la memoria. Se expresa
generalmente en bytes/seg.
MEMORIA VIRTUAL - MEMORIACACHÉ - 1.1. Definición
El sistema UCPÛ MP presenta un cuello de botella en lo que a
velocidad de transferencia de datos se refiere: la memoria principal
es mucho más lenta que el procesador.
Por esto, el concepto de la memoria caché se basa en colocar una
pequeña cantidad de memoria de alta velocidad entre la UCP y la
MP, cercana al procesador, cuyo propósito es mantener en ella una
copia de pequeñas porciones de MP que están siendo usadas por la
UCP.
1.2. Principio de funcionamiento
Existe una propiedad llamada de localidad de referencia o localidad
referencial que va a ser la clave para la aplicación del concepto de
memoria Caché. Esta propiedad se ha demostrado empíricamente y
manifiesta que
• un programa que ha accedido recientemente a
determinadas palabras de la MP, con altísima probabilidad
las va a volver a acceder en un futuro inmediato.
• un programa que ha accedido recientemente a
determinadas palabras de la MP, con altísima probabilidad
va a acceder a las próximas palabras.
Es decir, una y otra vez la UCP va a acceder las mismas posiciones de
memoria y todas ellas estarán ubicadas en forma contigua. Se dice
que un programa ejecuta el 90% de su tiempo el 10% de sus
instrucciones.
En base a esto, tener esa porción de MP que tanto se accede una y
otra vez dentro de una memoria rápida y cercana a la UCP, resultará
altísimamente eficiente. Se “cachearán” bloques de memoria de
varias direcciones contiguas”.
Cuando la UCP requiere acceder a una dirección de memoria “X”,
existirá circuitería adicional que buscará si esa dirección junto con su
contenido está en la memoria Caché. De ser así, estaremos en
presencia de un “Hit” o “Acierto”. En caso de que no esté, será un
“Miss” o “Fallo”. En caso de un hit, el contenido de la posición
buscada estará disponible rápidamente. En el caso del Miss, la
circuitería adicional buscará la dirección requerida en la MP y
copiará su contenido en la memoria Caché (junto con otras
direcciones más). Esta circuitería que hemos mencionado estará
representada en la UGM o Unidad de Gestión de Memoria (MMU –
Memory Management Unit) que veremos más adelante. En forma
general, la UCP solicitará a la UGM acceder a una dirección de MP y
ésta se encargará de devolverle el dato de donde lo obtenga más
rápido.
La UGM al recibir un pedido de la UCP dispara la realización de dos
tareas simultáneas: a) buscar la dirección en Caché y b) preparar una
lectura de un bloque de direcciones de MP que contiene la dirección
requerida. Si detecta un Hit, se desestima el ciclo de lectura en MP.
Si hay Miss, se completa el ciclo de lectura habiendo adelantado
tiempo lanzándolo de antemano.
2. ORGANIZACIÓN DE LA MEMORIA CACHÉ
Existirán varios métodos para organizar cómo se copian los bloques
nuevos de MP en caché y como se liberan boques existentes en
caché para que otros nuevos ocupen ese espacio.
Encontraremos 3 escenarios en la organización de la memoria caché
también llamados funciones de correspondencia. Estos son
Para establecer estos mecanismos diremos:
• Nuestra UCP posee “m” líneas o bits en el bus de
direcciones, con lo cual es capaz de direccionar 2m
posiciones distintas de la MP.
• Dividiremos la MP en bloques de longitud fija de “b”
palabras.
• La MP poseerá una cantidad de bloques q = 2m / b
• Todos los valores que se adopten serán potencias de 2
Tomaremos como ejemplo:
• m = 12 bits – desde 000h hasta FFFh
• b = 4 palabras
• q = 212 / 4 = 4.096 / 4 = 1.024 bloques
• Cada palabra es de 1 byte = 8 bits
Nuestra memoria Caché será de:
• 8 renglones, posiciones, filas o líneas
2.1. Organización Asociativa
Esta organización define que cualquier bloque de la MP puede
ubicarse en cualquier renglón o posición de la memoria Caché. Sea
un programa a ejecutar que ha sido cargado en la MP en las
direcciones 35 a 42, o sea desde la 023h hasta la 02Ah. La UGM
deberá calcular en qué bloque está la dirección 35.
Para ello efectuará
• Dirección inicial requerida / b = 35 / 4 = 8 y resto 3
Es decir que la primera dirección estará ubicada en el bloque 8 pero
desplazada 3 posiciones desde el principio del bloque.
La dirección final estará ubicada en:
• Dirección final requerida / b = 42 / 4 = 10 y resto 2
En la figura podemos ver el programa ubicado en MP, resaltada su
primera y última instrucción
junto con el byte de contenido de cada dirección que ocupa el
programa (en Hexadecimal).
La correspondencia asociativa organiza la memoria en 3 columnas:
 • Validez: de 1 bit. Indicará si el contenido de ese bloque
fue alterado en caché pero no fue sincronizado o
modificado en MP aún
• Bloque: Número de bloque de MP que está en caché
• Valor: las 4 palabras del bloque que está en caché
Se muestra con “haches” valores en hexa que y con “b” valores de 1
bit que no son de interés aún. A medida que se vayan utilizando las
posiciones de caché se irán completando con los valores
correspondientes. Nótese las posiciones 00, 01, 10 y 11 para las
columnas que se encuentran a una distancia de 0, 1, 2 y 3 palabras
del principio del bloque.
La UCP iniciará el pedido de acceso a la dirección 35 = 023h cuyo
bloque es el 8. La circuitería de la UGM recorrerá los 8 renglones de
la caché buscando si el contenido de la columna “BLOQUE” es =
008h. Como recién se inicia el sistema, dará un Miss.
El bloque 8 de MP será copiado en la caché en una ráfaga.
Quedando de la siguiente manera:
Como el desplazamiento estaba dado por el resto del cálculo del
número de bloque, en este caso era 3. Se el dato solicitado por la
UCP es el 40h.
Satisfecha la UCP con el dato, ahora desea leer la posición 35 de MP
que solicita a la UGM. Esta posición estará en:
• Dirección requerida / b = 36 / 4 = 9 y resto 0 à Bloque 9
desplazamiento 0
Buscando en caché, la UGM recorre los 8 renglones evaluando si el
bloque = 009 sin éxito: es
un Miss con lo cual se lee el bloque 9 de MP y se lo coloca en
cualquier renglón de caché.
Luego continuará con la 37 en la que ya no habrá Miss, sino Hit, no
siendo necesaria la lectura en MP.
Lo mismo ocurrirá con las direcciones 38 y 39 entregando los datos
00h y B8h respectivamente.
El circuito real que divide, busca, compara y entrega el dato es el
siguiente. Se ejemplifica para la dirección 025h.
Si en lugar de buscar recorriendo todas las filas de la caché,
colocamos una memoria asociativa que guarda “Bloque buscado” ->
“Renglón de caché”, cuando le pidamos a la memoria que nos diga si
el bloque buscado ya está guardado en ella, si lo está, nos dirá en
qué renglón en forma directa.
Quedando un circuito más
reducido y eficiente.
2. Mapeo Directo
Esta organización define que un bloque de la MP puede ubicarse en
un único renglón o posición de la memoria caché.
La correspondencia o mapeo directo organiza la memoria en 3
columnas:
• Validez: igual que en el método asociativo
• Etiqueta: Resuelve cuál de todos los posibles bloques
ocupa cada renglón
• Valor: igual que en el método asociativo
En nuestro ejemplo de 1.024 bloques posibles de MP y 8 renglones
o filas de caché, el mapeo directo propone lo siguiente:
Como en cada renglón de caché solo 1 bloque puede estar a la vez,
por ejemplo, en el renglón 4 ¿Cómo podré saber si está alojado el
bloque 4 o el 12 o el 20 o el 1.020?
La etiqueta resuelve esta necesidad.
¡Esto es, si en el renglón 3 está la etiqueta 4 significa que los valores
que contiene son del bloque 35! (sombreado).
Para obtener la etiqueta, tendremos que hacer una cuenta más que
en el caso asociativo. Este será:
Para la dirección inicial 35, será:
• Dirección inicial requerida / b = 35 / 4 = 8 y resto 3
• Número de bloque / cantidad de renglones de caché = 8
/ 8 = 1 y resto 0
Esto significa que el bloque 8 estará en el renglón de caché 0 y la
etiqueta es 1 (marcado a continuación).
Veremos con los circuitos detallados que en este caso no
hace falta buscar el bloque en caché.
En número de renglón se obtiene directamente y al
comparar las etiquetas se determina si hay Hit o Miss.
2.3. Asociativo por conjuntos o de N vías
Es una solución de compromiso entre ambas estrategias. Toma lo
mejor de ambas para dar una mejor proporción de aciertos.
Básicamente consiste en definir tamaño de bloques de MP de igual
cantidad de palabras que cada paquete de direcciones o vía de
memoria caché. De esa manera cada dirección relativa del bloque va
a acomodarse en el mismo número de renglón de una vía. Lo que se
denomina “conjunto” es a la unión de todos los renglones iguales de
caché que están en cada vía.
Es decir, la dirección 0 del bloque 0 puede ir en el renglón 0 de
cualquiera de las vías. Entonces, con mi dirección absoluta puedo
determinar cuál es la dirección relativa en el bloque a la que
pertenece.
Con esa dirección relativa voy a elegir el renglón de las vías de caché
(en forma directa como el mapeo directo) y con el número de
bloque tendría que buscar en que vía lo guardé, para ello uso una
memoria asociativa.
3. POLÍTICAS DE ESCRITURA EN RAM
Todas las acciones de escritura en una posición de memoria
principal que se encuentra alojada en memoria caché, siempre se
realizará en caché para mantener el objetivo de
utilizar esta memoria como primera fuente de información rápida y
actualizada.
Sin embargo, al modificarse una posición de memoria principal,
encontraremos dos alternativas posibles para no perder la
consistencia MP ßà Caché. Estas son escritura directa y
retrograbado.
3.1. Escritura directa
En esta estrategia también llamada write-trough, si se modifica una
posición de memoria en caché, simultáneamente se modifica su
correspondiente valor en la Memoria Principal. Esto traerá como
ventaja que la Memoria Principal y la Memoria Cache siempre
estarán sincronizadas y los datos de un bloque de Memoria Principal
serán idénticos a ese mismo bloque alojado en caché.
Este método es beneficioso para aplicaciones de lectura intensiva ya
que al ser una aplicación de este tipo, solo contadas veces se
escribirá o alterará una posición de memoria. Cabe señalar que al
hacer esta modificación se tardará el tiempo que demora escribir en
la Memoria Principal, sin poder aprovechar el uso de caché. No se
utiliza el bit de validación en esta estrategia.
3.2. Retrograbado
Este proceso de sincronización MP ßà Caché también llamado write-
back se basa en que toda escritura de pociones de MP que están en
caché, se haga únicamente en caché. De esta manera hay una falta
de sincronización de bloques de MP residentes en caché con sus
respectivos datos en MP. Para tener en cuenta qué bloques han sido
alterados en caché (y aún no en MP), se utiliza el ya visto bit de
validación o también llamado dirty bit (bit de suciedad). Un bloque
residente en Caché diremos que está “sucio” si su contenido difiere
del contenido del mismo bloque existente en MP.
La política de retrograbado consiste en sincronizar los bloques
“sucios” en el momento en que se los necesite desalojar de caché
para que ingrese un nuevo bloque solicitado. Cuando esta situación
ocurre, la existencia de un “1” en el Bit de Validación indicará que
antes de desalojar el bloque de caché, hay que hacer una escritura
del bloque de MP con el contenido del bloque que está en caché
dejando así ambos espacios de memoria sincronizados.
Existen varias políticas de desalojo de bloques de caché para el
ingreso de nuevos, entre las que podemos citar, entre otros:
• FIFO – First-In-First-Out = El primer bloque que ingresó a cache
será en primero que desalojaré si no tengo más espacio. Se
necesitará información adicional en los bloques de caché que
permita detectar el primero ingresado de todos los existentes en
cada instante.
• LRU – Least-Recently-Used = Se desalojará el “menos usado
recientemente”. Para determinar cuál es, se deberán contabilizar
para cada bloque las veces que ha sido accedido y cuál fue la fecha-
hora (timestamp) del último acceso.
• LFU – Least-Frequently-Used = Se desaloja el bloque que tiene
más tiempo sin usarse. Podrán catalogarse como “usado” un bloque
ya sea si fue leído y/o alterado.
• RANDOM – Aleatoria = Aleatoriamente se elegirá cuál bloque
desalojar.
Cuando se determina el bloque a desalojar en función de la política
de desalojo que se está utilizando y si la estrategia es de
retrograbado, la MMU analizará el Bit de Validez y si es un “1”
actualizará la MP.
4. NIVELES JERÁRQUICOS DE MEMORIA CACHÉ
Extendiendo el concepto de colocar una porción de memoria
pequeña entre la MP y la UCP, podremos colocar otros cachés de
cachés entre ellos. Estos diferentes cachés se los ubica en distintos
NIVELES.
4.1. Memoria caché de Nivel 1 (L1)
Es el más cercano a la UCP. En la actualidad este nivel consta de dos
partes, un caché L1 de instrucciones otro caché L1 de datos. En
otros módulos veremos la ventaja de esta decisión de dividir este
nivel de caché. En principio podemos decir que se asemejaría al
modelo de Harvard en la organización de este nivel, datos e
instrucciones en diferentes espacios físicos de memoria.
4.2. Memoria caché de Nivel 2 (L2)
Otra cantidad distinta a la de L1 y aún mayor se colocará entre el L1
y la MP, es el caché L2. En este caso no estará dividida en dos partes
como la L1 pero si, en procesadores multi-núcleo (o multi-core)
puede ser dedicada o compartida.
4.3. Memoria caché de Nivel 3 (L3)
En procesadores de múltiples núcleos poseen un nivel más de caché
entre L2 y la MP. Este nivel es el L3 y en general es un nivel que
comparten todos los L2 de los núcleos.
En la figura se puede ver cómo se conectan los distintos niveles de
caché y como a través del puente norte (Northbirdge) se conectan
con la MP.
5. MEMORIAVIRTUAL
De la misma forma en que el concepto de memoria caché se centra
en contar con una porción de la MP dentro de una pequeña
memoria cercana al procesador para mejorar la performance del
sistema, podemos extender este concepto y ... ¿Podremos contar
con un espacio de memoria mucho más grande que la capacidad
física de nuestros chips de MP? ¿Podremos copiar en MP una parte
de esa gran memoria para trabajarla?
Este concepto es el de la Memoria Virtual (MV), espacio de memoria
mucho mayor que la capacidad de direccionamiento de memoria
física del procesador. Esta memoria o espacio de memoria reside en
los medios de almacenamiento secundario como los discos rígidos.
Ahora entonces, tendremos que administrar la memoria virtual
dividiéndola en partes que viajarán a ser copiadas en la MP. Estas
partes se denominan páginas de la MV.
6. CONCEPTO DE SEGMENTACIÓN Y PAGINACIÓN
Típicamente un Sistema Operativo que trabaja con MV va a asignar a
cada programa a ejecutar un espacio de esa memoria virtual. Ese
espacio contiguo se denomina SEGMENTO. Ese segmento contendrá
un número entero de páginas, pudiendo desperdiciarse cierta
cantidad de memoria de la última página. Entonces ese segmento se
dividirá en páginas que se copiarán en MP.
En este punto, el sistema operativo contará con un espacio de
memoria principal mucho mayor que lo que existe en los chips de
memoria RAM del ordenador. Este espacio está definido en el disco
rígido. Cada posición o dirección de memoria requerida deberá
ubicarse en la MV, identificar el segmento y su página. Se buscará
dicha página en MP y si no existe nos encontraremos con una falla
de página o PAGE FAULT. En cambio si esa página de ese segmento
está en MP, será un éxito o PAGE HIT.
Para encontrar la dirección virtual en la MP se deberá realizar una
traducción que luego será guardada en tablas de páginas virtuales
administrada por el sistema operativo.
Si incorporamos luego lo visto con Memoria Caché, cada página real
en MP será dividida en k bloques y esos bloques serán los que se
copiarán y gestionarán en caché.
En la gestión de segmentos paginados, el sistema operativo posee
una tabla de segmentos residente en la MP. Cada una de las
entradas de esta tabla de segmentos apuntará a una tabla de
páginas. En ella tendrá una entrada por cada página del segmento.
Estas tablas de segmento apuntarán a un Marco o porción de MP.
Podemos esquematizar en forma general este conjunto de
traducciones desde la Dirección Virtual hasta la dirección física que
se encuentra en la MP. Recordemos que si se trabaja con memoria
chaché tendremos una traducción más que es de la dirección física
al renglón de cache. Esta última traducción la realiza el hardware.
Podemos ver que en cada entrada de las tablas hay direcciones y
atributos. En forma general, estos atributos indicarán si la página
está modificada o no, permisos de lectura y/o acceso, longitud del
segmento, etc.
7. UNIDAD DE GESTIÓN DE MEMORIA (UGM)
La Unidad de Gestión de Memoria UGM (o Memory Management
Unit – MMU) es la encargada de gestionar todos los accesos a
memoria requeridos por el o los núcleos o procesadores.
Este importante componente, en algunos ordenadores se disponía
fuera del procesador. En los ordenadores modernos, la MMU está
dentro de la misma pastilla del procesador. Desarrolla las siguientes
funciones que se detallan a continuación:
7.1. Traducción de direcciones virtuales
Utiliza una memoria asociativa que guarda las últimas “m”
traducciones llamada TLB (Translation Lookaside Buffer) o también
llamada Buffer de Traducciones Adelantadas. Busca en la TLB si la
página virtual fue traducida anteriormente. Puede ocurrir lo estará dada por la fórmula 2n , siendo n la cantidad de variables
siguiente: binarias. La tabla de verdad tendrá la siguiente forma:
• Page fault (Fallo de página): calcula el número de página
real a partir del número de página virtual en hardware.
Guarda esta traducción en la TLB
• Page hit (Éxito de página): obtiene el número de página
real o marco guardado

7.2. Protección de memoria

Gestiona espacios de memoria que el sistema operativo reserva
exclusivamente para cada proceso (o programa). Si un proceso no
autorizado intenta acceder a una dirección protegida, la MMU
devuelve un “page fault”. La protección puede implementarse a
través de direcciones reales (IBM System360) o virtuales (Intel
Itanium, HP PA Risk).
7.3. Arbitraje de los bus
Provee un protocolo de comunicaciones para que no se produzcan
colisiones de datos cuando más de un dispositivo quiere escribir un
dato en el Data bus.
7.4. Selección de bancos de memoria
En modelos más antiguos, permitía extender la capacidad de
direccionamiento de una CPU.
Si una CPU tiene 16 bits de Address y 1 byte de Data -> Direcciona
64 Kb. Si guardo en un
registro los “primeros” 16 bits de Address y luego tomo unos
“segundos” 16 bits, al
concatenar ambas cantidades, ¡¡podré direccionar con 32 bits!! ->
Direccionaré 4 Gb
7.5. Control del caché
Se encarga de mantener la correspondencia entre todos los niveles
de caché existentes (L1, L2 y L3) con la memoria principal, sobre
todo en procesadores multi-núcleo en donde un bloque puede estar
siendo accedido por más de un núcleo (está en varios L1, L2 y en el
único L3). Implementa las políticas de escritura de bloques de caché
en MP.
UNIDAD ARTIMÉTICO – LÓGICA 1.
Será la encargada del procesamiento propiamente dicho, la que
resolverá los algoritmos, la que hará las cuentas como sumas, restas,
multiplicaciones, divisiones, desplazamientos de bits, etc.
2. ÁLGEBRA DE BOOLE 2.1.
Introducción George Boole en el siglo XIX estableció una serie de
postulados en donde intentando representar la forma humana de
pensamiento lógico. A estos postulados se los denominó Álgebra de
Boole. Estos postulados son la base de los circuitos digitales que a su
vez son la base de los sistemas computaciones con ordenadores.
Estos postulados se basan en la teoría de conjunto que no
abordaremos en este documento.
2.2. Variables Booleanas
Las variables utilizadas en el álgebra de Boole o variables booleanas
son variables binarias, es decir, solo podrán tomar los valores “0” y
“1”.
2.3. Tabla de verdad
Construir la tabla de verdad (o tabla de la verdad) de una función
Booleana es desarrollar todas las combinaciones posibles que
existen con sus variables Booleanas de entrada y, para cada una de
dichas combinaciones, indicar el valor de la (o las) función (o salida
si es un circuito).
Sean A y B Booleanas, podremos obtener 4 combinaciones posibles
que será 00, 01, 10 y 11. La cantidad de combinaciones posibles
Rango de representación números enteros binarios positivos =
[0,...,2n-1].
Rango de representación de SyM
Será el siguiente [-3,...,0,...,+3]. El mayor negativo será -3d y el
mayor positivo +3d. En forma general, será [-(2n-1-1),...,0,...,+(2n-1-
1)].
3.2. Convenio de Complemento a 1 para la representación de
binarios enteros con signo (Ca1)
Definiremos complemento a 1 de un dígito binario (Ca1) de la
siguiente forma • ElCa1de0=1
• ElCa1de1=0
El complemento a 1 de un número binario estará dado por el
complemento a 1 de cada uno de
sus bits o dígitos binarios. El Ca1 de 0100111b = 1011000b.
Según el convenio, las combinaciones positivas que siempre
empiezan con 0 se representan de la misma manera que en Signo y
Magnitud. Las combinaciones negativas se representarán con el Ca1
de las positivas de igual magnitud. Vemos el ejemplo en 3 bits:
• La combinación +2d se representa 010b (igual que en SyM)
• La combinación -2d se representará a partir del Ca1 de la
combinación +2d, es decir
• +2d = 010b
• Ca1 de +2d = 101b
• -2d = 101b
Obsérvese que si un número está representado por este convenio
de Ca1, si comienza con 1 será siempre un número negativo. Ahora,
para saber su valor negativo, tendremos que hacer el Ca1 del mismo
y obtendremos su valor positivo al que le cambiaremos luego el
signo. Por ejemplo, ¿Cuál es el valor decimal del número 1001011b
sabiendo que está representado con el convenio de Ca1?
• ¿Empieza con 1? → Es negativo!
• ¿Qué valor negativo? → No lo sé, debo hacer el Ca1 de
1001011b
• Ca1(1001011b) = 0110100b
 • 0110100b = +(1*22 +1*24 +1*25)=+(4+16+32)=+52d
(elcerorojonose contempla para la magnitud)
• Entonces 1001011b = -52d Rango de representación del
Ca1
Será el siguiente [-3,...,0,...,+3]. En forma general, será [-(2n-1-1)
,...,0,...,+(2n-1-1)].
3.3. Convenio de Complemento a 2 para la representación de
binarios enteros con
signo (Ca2)
El complemento a 2 de un número binario estará dado su
complemento a 1 + 1, es decir, al Ca1 del número binario le
sumamos 1 en binario.
• El Ca2 de 0100111b = 1011000b + 1b = 1011001b
Según el convenio, las combinaciones positivas que siempre
empiezan con 0 se representan de la misma manera que en Signo y
Magnitud. Las combinaciones negativas se representarán con el Ca2
de las positivas de igual magnitud. Vemos el ejemplo en 3 bits:
• La combinación +2d se representa 010b (igual que en SyM)
• La combinación -2d se representará a partir del Ca2 de la
combinación +2d, es decir
o +2d = 010b
o Ca1 de +2d = 101b
o Ca2de+2d =101b +1b =110b o -2d=110b
Nuestra tabla de combinaciones posibles con 3 bits quedará de la
siguiente forma:
Rango de representación del Ex2n-1
En forma general, será [-(2n-1) ,...,0,...,+(2n-1-1)]. Es el
mismo que el del Ca2.
Si mantenemos una cantidad siempre igual de dígitos, a mayor
rango de representación, menor precisión. Si manteniendo la
precisión quiero ampliar el rango de representación, tendré que
agregar dígitos en la parte entera de la cifra (a la izquierda de la
coma). En cambio, si quiero mantener el rango de representación y
aumentar la precisión, tendré que agregar dígitos a la parte
fraccionaria (a la derecha de la coma).
Para convertir un número decimal con punto fijo en binario,
tendremos que realizar las conversiones de las partes entera y
fraccionaria por separado. La parte entera se hará dividiendo por 2
sucesivamente hasta llegar a cociente 0 (como vimos
anteriormente), en cambio la parte fraccionaria se resolverá
multiplicando el número decimal 0,XXXXXXd * 2 sucesivamente.
Cuando un resultado da 0,XXXXXXd significa que se coloca un 0 en la
parte fraccionaria binaria y se prosigue con la siguiente
multiplicación * 2. Si da 1,XXXXXXd se coloca un uno en la parte
fraccionaria binaria y se prosigue la multiplicación pero con
0,XXXXXXd no con 0,XXXXXXd. Veamos el siguiente ejemplo:
Pasar a binario 4,828125d

Rango de representación de Ca2

En forma general, será [-(2n-1) ,.0,...,+(2n-1-1)].

Convenio de Exceso 2n-1 para la representación de binarios enteros

con signo (Ex2n-1)

Aplicando un exceso específico al sistema binario positivo,

podremos obtener un sistema de representación en Exceso que nos
evita el uso de 1 bit de signo. Por ejemplo, en un sistema de 3 bits
con signo, defino un exceso de 2n-1 = 23-1 = 4. Este exceso es el que le
debo sumar a cualquier combinación a representar antes de pasarla
a binario. Es decir:
• Si quiero representar el -4d → -4d + 4d = +0d → En binario Podemos encontrar números binarios periódicos como ser el pasaje
sin signo es 000b de 0,2d a binario:
• Si quiero representar el -3d → -3d + 4d = +1d → En binario
sin signo es 001b
• Si quiero representar el -2d → -2d + 4d = +2d → En binario
sin signo es 010b
• Si quiero representar el -1d → -1d + 4d = +3d → En binario
sin signo es 011b
• Si quiero representar el +0d → +0d + 4d = +4d → En binario
sin signo es 100b
• Si quiero representar el +1d → +1d + 4d = +5d → En binario
sin signo es 101b
• Si quiero representar el +2d → +2d + 4d = +6d → En binario
sin signo es 110b
• Si quiero representar el +3d → +3d + 4d = +7d → En binario
Representación binaria con punto fijo con signo
sin signo es 111b
Hasta ahora hemos visto números binarios con punto fijo positivos.
Utilizaremos únicamente el sistema de Complemento a 2 (Ca2) para
Para pasar el valor binario excedido se le deberá restar el
la representación de estos números. La regla es exactamente igual
exceso que le fue agregado para su representación. Notar
que para enteros: para los positivos los representaremos como
que, en este sistema, no hay “bit de signo”, son todas
Signo y Magnitud y para los negativos mediante el convenio de Ca2.
combinaciones binarias (con exceso) enteras positivas. Por
Tal como vimos, se utilizará el MSB como bit de signo siendo 0 = “+”
ejemplo, la combinación 011b = +3d conteniendo el
y 1 = “–”. Veamos los siguientes ejemplos.
exceso. Si se lo quitamos +3d – 4d = -1d→011b = -1d.
Convertir a Binario el número +5,75d:
Redondeo de parte fraccionaria
Existe otra técnica que permite mejorar el error de representación
llamada redondeo. Para ello se redondea la cifra binaria a la
combinación más próxima (con menor diferencia) representable;
luego se aplica el truncamiento. Esto reduce el error un orden de
magnitud; es decir, para “m” dígitos fraccionarios, el máximo error
de representación es < 2-m, en cambio con el redondeo se hace < 2-
(m+1)
, la mitad del anterior.

Representación binaria con coma o punto flotante

Para el caso de los números reales, tendremos que trabajar en
notación exponencial o científica. Veamos este ejemplo del sistema
decimal:

Todos los números reales pueden reescribirse en esta notación.

Notación decimal científica normalizada
Esta notación exige se noten las cifras decimales de la siguiente
manera: • N=±f*10±e

Con mantisa “f” tal que 0,1d ≤ f < 1d y “e” = exponente entero con
signo.
La notación exponencial normalizada para el sistema binario será:
• N=±f*2±e
• Con mantisa “f” tal que 0,1b ≤ f < 1b y “e” = exponente entero con
signo

Veamos un ejemplo binario:

• N = +1011,1b = +11,5d
• N = +0,10111b * 24 (normalizado)
• N = +(0,5 + 0,125 + 0,0625 + 0,03125) * 16
• N = +0,71875 * 16 = +11,5d

Norma IEEE 754

Truncamiento de parte fraccionaria Características:
En el caso en que la cantidad de dígitos fraccionarios sea fija, se • Establece 4 formatos para la notación científica de
completarán los dígitos existentes y se descartarán los que no punto flotante
puedan acomodarse, llamando a esto truncamiento. Veamos el • Precisión simple (32 bits)
ejemplo. Supongamos tener un byte y la configuración es de 3 • Precisión simple extendida (≥ 43 bits), no muy
enteros y 5 fraccionarios. Nuestro número tendrá la forma de d7 d6 usada
d5, d4 d3 d2 d1 d0. Si el número es +0,2d tendremos: • Precisión doble (64 bits)
• Precisión doble extendida (80 bits)

Precisión Simple
Para representar un número binario en este formato se deberán
cumplir con las siguientes premisas:
• Obtener su representación normalizada

• La normalización que requiere la norma es de la forma:

• N=±m*2±e
• Con1,0b ≤m<10b ye=exponenteentero
• Nótesequemesmayoroiguala1d ymenorque2d
• Debido a este cambio de normalización se gana un
orden de magnitud en la precisión sin el agregado
de bits: el primer 1 después de la coma está
implícito en la notación (gano un bit)
• El exponente deberá estar “sesgado” o desplazado
mediante el agregado de un sesgo = 2n-1-1, siendo n la
cantidad de bits del exponente
• Se le quita 1 al sesgo para cubrir situaciones especiales
• Se llamará mantisa a la parte fraccionaria del número
después del “1,”
• Se llamará exponente al exponente normalizado luego de
haberle sumado el sesgo
• El sesgo para Precisión Simple es 2n-1-1 = 28-1-1 = 27-1 =
128 – 1 = 127
• Se llamará signo de la mantisa al signo del número (no del
exponente)
• El “máscara” o formato será
• b0 a b22 (23 bits) para la mantisa
• b23 a b30 (8 bits) para el exponente o b31 para el
signo de la mantisa
• De esta forma quedará confirmado un número
binario de 32 bits = 4 bytes = cifras hexadecimales

Rango de representación IEEE 754 Precisión Simple

La norma define como exponente máximo el valor FEh (254d)
dejando el FFh (255d) para excepciones (infinitos, números no
reales). El exponente normalizado más pequeño es el 01h (1d)
dejando el 00h (0d) para cifras desnormalizadas (los número
representados no son del tipo 1,xxxx....b sino 0,xxxx.....b). Esto
último incrementa el rango de representación cercano a cero. El +0
se representa 00000000h (todos ceros) y el –0 se representa
80000000h es decir, se representan ceros signados.

El rango de representación de números normalizados es

(2-126 hasta 2+127) = [1,1111.. x 2-126 hasta 1,1111 x 2 +127]

CÓDIGOS
Un código es un conjunto de reglas prestablecidas para la
transmisión de información que deben ser respetadas tanto por el
emisor como por el receptor, de otra forma, no se habrá
establecido la transferencia de información o comunicación entre
ambos puntos.
En computación hay muchos códigos estándares impuestos por código es válido y de paridad par,
fabricantes de hardware o adoptados por el mundo para el no podremos detectar que hubo
intercambio de información. Estos son algunos de ellos. un error.
El código de paridad que
Código ASCII (American Standard Code for Information Intercharge) incorpora un solo bit de paridad
Desarrollado en los Estados Unidos de Norteamérica. Inicialmente sirve para detectar el error de
cubría los más de 90 símbolos necesarios para presentar en pantalla hasta 1 bit es una transmisión,
el alfabeto, los números, signos de puntuación y matemáticos, nada más. Pero esto tiene un
paréntesis, etc. Este código tenía 7 bits (27 = 128 combinaciones costo: antes transmitía 4 bits por
distintas). Se le agregó un cero a la izquierda para que el código combinación, ahora 5. Esto
fuera de 8 bits = 1 byte; con lo cual las combinaciones posibles de redunda en un 25% de overhead
este “ASCII Standard” iban desde 00000000b hasta 0111111b o sea ya que para transmitir la misma
00h a 7Fh. información necesito (a igual
velocidad de transmisión) un
25% más de tiempo.
Ese overhead vale se repaga ya que los errores de 1 bit son muy
frecuentes en la transmisión de datos, pero dos bits
simultáneamente no son frecuentes.

Paridad y códigos de paridad

Paridad de una combinación binaria
Diremos que una combinación binaria es de paridad par si contiene
una cantidad par de unos. En cambio diremos que es de paridad
impar si tiene una cantidad impar de unos. Veamos estos ejemplos:
• 01001011b = Paridad par (4 unos)
• 00001101b = Paridad impar (3 unos)
• 00000000b = Paridad par (0 unos)
Códigos de paridad
Si nosotros transmitiéramos combinaciones binarias todas de la
misma paridad, si al recibirlas la paridad no se mantiene, podremos
decir que existe, al menos, un error que ocurrió durante dicha
transmisión. Para hacer que cualquier código binario sea de paridad
par o impar solo debemos agregar 1 bit llamado bit de paridad. Al
adicionar dicho bit a una combinación existente podremos darle el
valor “0” ó “1” según convenga en función del código que queramos
obtener. Veamos en el ejemplo como podemos transformar el BCD
Natural en un código de paridad par.

Podemos observar como todas las combinaciones del código nuevo

tienen una cantidad par de unos. Si al recibir una combinación del
lado del receptor que fuese “10110”, ¿qué podemos decir? Su
paridad no es par → Hay error! Es así ya que el b0 cambió de 1 a 0 y
eso se detectó. Pero si cambian dos bits, como ser “10100”, el
UNIDAD ARITMÉTICO-LÓGICA
Será la encargada del procesamiento propiamente dicho, la que
resolverá los algoritmos, la que hará las cuentas como sumas, restas,
multiplicaciones, divisiones, desplazamientos de bits, etc.

ÁLGEBRA DE BOOLE
George Boole en el siglo XIX estableció una serie de postulados en
donde intentando representar la forma humana de pensamiento
lógico. A estos postulados se los denominó Álgebra de Boole. Estos
postulados son la base de los circuitos digitales que a su vez son la
base de los sistemas computaciones con ordenadores. Estos
postulados se basan en la teoría de conjunto que no abordaremos
en este documento.
Variables Booleanas
Las variables utilizadas en el álgebra de Boole o variables booleanas
son variables binarias, es decir, solo podrán tomar los valores “0” y
“1”.
Tabla de verdad
Construir la tabla de verdad (o tabla de la verdad) de una función
Booleana es desarrollar todas las combinaciones posibles que
existen con sus variables Booleanas de entrada y, para cada una de
dichas combinaciones, indicar el valor de la (o las) función (o salida si
es un circuito). Sean A y B Booleanas, podremos obtener 4
combinaciones posibles que será 00, 01, 10 y 11. La cantidad de
combinaciones posibles estará dada por la fórmula 2n, siendo n la
cantidad de variables binarias.

Z = f (A, B, C) = (A.B’.C’) + (A.B’.C) + (A.B.C)
UNIDAD ARITMÉTICA DE ENTEROS: SUMADOR/RESTADOR BINARIO
La suma aritmética de un bit está implementada por la compuerta
XOR, pero si sumamos cifras de más de un bit, necesitamos
considera el “me llevo uno” o acarreo de la suma de 1 bit. Es decir,
una celda sumadora simple tendrá dos entradas binarias A y B y
como salida la suma aritmética S y el acarreo (“me llevo uno”)
llamado carry nominado con Cy. Desarrollaremos una celda
sumadora simple de 1 bit llamada Celda0.
Ahora bien, si queremos hacer un sumador de n bits, tendremos que
usar n de estas celdas, una para cada columna de las cifras binarias.
El problema de esta celda es que suma un bit de A y uno de B pero si
me llevaba “1” de la columna anterior, no tengo como sumarlo. De
allí, debemos completar esta celda convirtiéndola en una celda
sumadora completa, que considera el carry de la etapa anterior,
quedándonos lo siguiente:
SUMADOR DE 4 BITS:
SOBREFLUJO Estaremos en presencia de un sobreflujo (u overflow)
cuando se supera el límite máximo del rango de representación en
sistemas en donde existe una cantidad finita de dígitos. En el
sistema de números binarios sin signo, donde su rango de
representación es [0 ≤ x ≤ 2n1], si trabajamos con 3 bits, el rango de
representación será [0 ≤ x ≤ +7].
Si quisiéramos representar el +8 o +12 con 3 bits, no podremos
porque esas cifras caen fuera del rango de representación, lo que
indica que estamos en presencia de un sobreflujo. Lo mismo
ocurrirá con los números signados.
En el sistema de Ca2 por ejemplo, su rango de representación para 3
bits es [– 4 ≤ x ≤ +3]. Si quisiéramos representar el +5 o el – 7,
estaríamos nuevamente en presencia de un sobreflujo.
BAJOFLUJO Estaremos en presencia de un bajoflujo (o underflow)
cuando la cifra a representar es tan pequeña que la precisión del
sistema no lo permite. En este caso, las UAL que detectan esta
situación, aproximan el resultado a 0 (cero).
Estas situaciones ocurrirán en la representación de números reales,
no en enteros. En el sistema de números binarios positivos con
punto fijo, si trabajamos con 3 bits enteros y 2 decimales la situación
será la siguiente:
• El rango de representación par 3 enteros y 3 decimales positivos
es [0,…,+7,96875]
• El número más pequeño después del cero es 0,001b = +0,125d
• Por lo tanto, si el resultado de una operación es
0,031265d = 0,00001b, menor a 0,125d, la UAL aproximará por
bajoflujo y resultará 0 (cero).
ACARREO:
• Bandera de acarreo: CF o carry flag, indicará con un “1” su existió
un acarreo en el MSBit que no se puede almacenar por superarse los
8 bits. Si es “0”, no hubo acarreo.
• Bandera de sobreflujo: OF u overflow flag: indicará con un “1” si el
resultado cae fuera de rango para números con signo. Las
situaciones en que siempre habrá sobreflujo en una suma es cuando
sumo dos positivos y su resultado es negativo o cuando sumo dos
negativos y su resultado es positivo.
• Bandera de signo: SF o sign flag: indicará con un “1” que el
resultado tiene el bit de signo en 1, es decir, es negativo. Indicará
con un “0” que es positivo. Siempre dentro de los números con
signo.
En este caso, si consideramos números enteros binarios sin signo,
estamos sumando 203 + 65 que debiera resultar 268. Este resultado
supera el rango de representación que es 255 con lo cual, el
resultado es erróneo, existe sobreflujo (de hecho, el resultado es 12
en la UAL…). La UAL nos indica que existe acarreo que con el CF = 1
que indicará al programador que, si él está trabajando con enteros
sin signo, estará en presencia de sobreflujo.
Si el sistema aplicado por el programador fuera enteros con signo,
estaríamos sumando –53 + 65 lo que resulta +12, resultado que
indica la UAL. Con lo cual, no hay sobreflujo si consideramos
números con signo y la bandera OF = 0.
La bandera de signo SF = 0 indica que el resultado es positivo, si lo
consideramos con signo.
En este caso, si consideramos números enteros binarios sin signo,
estamos sumando 75 + 65 que debiera resultar 140. Este resultado
no supera el rango de representación que es 255 con lo cual, el
resultado es 140 y no existe sobreflujo. La UAL nos indica que no
existe acarreo con el CF = 0, lo que indicará al programador que, si él
está trabajando con enteros sin signo, el resultado es correcto.
Si el sistema aplicado por el programador fuera enteros con signo,
estaríamos sumando +75 + 65 lo que resulta +140, resultado que
cae fuera del rango de representación con 8 bits de [- 128,…,+127].
La UAL indica que hay sobreflujo si consideramos números con signo
y la bandera OF = 1.
La bandera de signo SF = 1 indica que el resultado es negativo, si lo
consideramos con signo.
En este caso, si consideramos números enteros binarios sin signo,
estamos sumando 11 + 65 que debiera resultar 76. Este resultado
no supera el rango de representación que es 255 con lo cual el
resultado es 76 y no existe sobreflujo. La UAL nos indica que no
existe acarreo con el CF = 0, el resultado es correcto.
Si el sistema aplicado por el programador fuera enteros con signo,
estaríamos sumando +11 + 65 lo que resulta +76. La UAL indica que
no hay sobreflujo y la bandera OF = 0. podemos almacenar un 0 en flipflop si ponemos un 1 en la D y un pulso en CLK
La bandera de signo SF = 0 indica que el resultado es positivo, si lo
consideramos con signo.
El bus de datos y direcciones comparten los mismos pines (AD0 a AD15)
esaa caracterisitica es de buses multiplexados.
La instruccion SUB AX, 7 tiene direccionamiento inmediato
La ins MOV AX. [BP + 200h] tiene redirecccionamiento relativo a la base
con desplazamiento
La instrucción NOP no hacer nada tiene direccionameinto implicito
El puerto de DATOS es de lectura y escritura
ESTADOs es de lectura
COntrol es de escritura
Problemas de control -> predictores de saltos
de datos-> forwarding
estructura-> incorporar unidades
Preguntas:
La memoria virtual se divide en segmentos de longitud variable.
Estos a su vez, se dividen en páginas de longitud fija. Las páginas se
alojan en memoria ppal. Éstas se dividen en bloques de longitud fija que
luego van a la memoria caché.
Capaz de recibir información, operar sobre ella mediante procesos
determinados y suministrar los resultados de tales operaciones.
En la representacion de punto flotante, la ocurrencia de un bajoflujo
significa que el valor sera tomado como 0.
Si el digito menos significativo de una combinación binaria es “-n”, la
distancia entre dos combinaciones binarias es 2 -n
Con una cantidad fija de bits, si deseo aumentar el tango de representación
disminuiré la precision
Rango de representacion de CA2: [- 2 (n-1); + (2(n-1) - 1)] es el mismo que
el de exceso 2 n-1
4bits = 1 nibble
A las memorias EEPROM se las puede borrar y grabar de forma eléctrica
Las memorias DRAM son más lentas que las SRAM
En memorias PROM cada celda consta de un diodo en serie con un fusible
que se quema al momento de grabarlas o programarlas
LAS memorias DRAM requieren pulso de refresco
Estructura de unidad de control: logica, secuencia, memo de control,
unidad de control de registros y decodificadores.
ordenador: unidad de entrada salida, cpu, memoria ppal buses
estructura CPU: Unidad aritmetico logica, registros, unidad de control,
sistema de interconexion
en una operacion binaria de cifras con signo hay overflow si hay acarreo
sin signo + CF = 1: overflow
con signo + OF = 1: overflow
con signo + OF = 0: NO overflow
si sumo 2 positivos= negativo o viceversa: overflow
sin signo + CF=1: overflow
sin signo + CF=0: No overflow
con signo + CF=0: no overflow
con signo + CF=1: overflow
los pesos de los digitos neg son -1/2 -1/4 -1/8 -1/16
cantidad fija de bits si deseo aumentar el rango de representacion,
disminuire la precision
punto flotante, bajoflujo significa que el valor sera tomado como 0