Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Erkläre die Prinzipien des Systemdesigns. Wie ist der Begriff System definiert?
Wie ist die Vorgehensweise bei der Entwicklung von Systemen ausgehend von
Anwenderforderungen?
Der Systembegriff:
Das von uns betrachtete System bildet einen Ausschnitt der realen Welt. Es
kommuniziert mit der Außenwelt (= alles was nicht im System enthalten ist)
ausschließlich auf Grund von Ereignissen.
Ereignisse der Außenwelt gelangen durch Auslöser in das System. Diese Auslöser
stoßen Systemprozesse an, die im System wiederum Ereignisse (Reaktionen)
darstellen. Diese Reaktionen können als Resultate an die Außenwelt abgegeben
werden. Das System selbst wird durch Ereignisse, Objekte, Zustände, Regeln und
Prozesse beschrieben. Wir nennen diese Elemente Systemaspekte. Jeder dieser
Systemaspekte hat Eigenschaften, Beziehungen zu und Abhängigkeiten von anderen
Systemaspekten.
Systemarchitektur
Die Systemarchitektur beschreibt den statischen Aufbau eines Systems als vernetzte
Struktur, mit den Elementen der generischen Erzeugnisstruktur. Betrachtet werden
dabei die Elemente der Erzeugnisstruktur bis einschließlich der SW-Einheiten/HW-
Einheiten. Die Architekturen der SW-Einheiten und HW-Einheiten finden sich in den
zugehörigen Architekturdokumenten.
grobe Entwicklungsschritte
• Grobdesign
o Blockdiagramm
o Kosten: Machbarkeitsstudie
o Modularisierung: Systemdesign, Module u. Schnittstellen
Schnittstellen
Input(s) M1 M2 Output(s)
M3 M4
System
M … Modul
Das System (Rechteck in der Zeichnung) kann alles sein.
• Feindesign
o tiefere Modularisierung
Modularisierung ist eine sinnvolle Funktionsaufteilung, sie hat aber noch nicht mit
dem Aufbau der HW und der Implementierung der SW zu tun.
Es kann interne und externe Gründe haben, warum ein Modul so gemacht wird.
Module:
- I/O - Unit
- Melde – Units (Alarmunit)
- Zentrale (= Rechenunit)
Module:
- Steuerung (GSM - Services, Div./Spiele, µC, Betriebsystem, Menü,
Protokolle, GSM)
- HF
- Audio (Codec GSM Full Rate / Enhanced Full Rate, ADC/DAC,
filtern/verstärken/anpassen)
Handy
A
I/O, Audio u
St
eu
I/O
d er H HF
un
i g F
Mic, LS o
LCD Tastatur
Vorteile vom
V- Modell:
Das V:
SE 2 – System-Entwurf
Der Grobentwurf des Gesamtsystems wird ermittelt und festgehalten
SE 3 – SW-/HWAnforderungsanalyse
In dieser Elementarphase konzentriert man sich bereits auf die Anforderungen der
SW bzw. HW. Bereiche, die nicht von der späteren IT-Anwendung betroffen
sind, werden hier nicht weiter untersucht.
SE 4 – SW-Grobentwurf
Die Software wird grob gegliedert und beschrieben.
SE 5 – SW-Feinentwurf
Die zuvor gebildete grobe SW-Struktur wird weiter verfeinert und beschrieben.
SE 6 – SW-Implementierung
Die Softwarevorgaben werden in Programme bzw. Datenbanken umgesetzt. Erste
Überprüfungen gegenüber dem SW-Feinentwurf werden durchgeführt.
SE 7 – SW-Integration
Die einzelnen Softwareteile werden zu größeren Softwareeinheiten zusammengefügt
und getestet.
SE 8 – System integrieren
Die Software wird zum Gesamtsystem integriert.
Audiomodul:
Tiefpass OPV
A Codec
D
MC
Steuerung
A
Codec
D
LS Tiefpass
Steuerungsmodul: (Forderungen)
• Operating System, Real Time, Multitasking embadded
• Audiosteuerung
• Display steuern
• Tastatur steuern
• HF steuern, Hochfrequenzleistung muss genau gesteuert werden
• GSM Signalisierung (Timer)
• Kamera, Spiele, MP3, Verwaltung
• WAP, Internet
• HW- Management, SIM
Digital:
2 Schritte:
Bei der Abtastung ist darauf zu achten dass das Abtastheorem eingehalten wird da
sonst Aliasing entsteht und das Originalsignal nicht mehr rekonstruiert werden.
Abtasttheorem:
fabt ≥ 2 • f max
fabt……Abtastfrequenz
fmax…. Maximale im Signal vorkommende Frequenz
Das Eingangsignal wird mit dem Abtastsignal multipliziert als Produkt entsteht ein
zeitdiskretes Signal, welches aber noch amplitudenkontinuierlich ist und quantisiert
werden muss.
Quantisierung:
Bei der Quantisierung wird die Eingangsspannung vor dem A/D- Wandler in einen
Wertebereich umgewandelt. Die analoge Spannung wird innerhalb eines
Zahlenbereichs abgebildet. Das vorher amplitudenkontenuierliche Signal wird
wertdiskret. Es hängt von der Auflösung (Bitanzahl) ab wie viele Werte die Spannung
annehmen kann. Je höher die Auflösung umso geringere Spannungswerte können
im Zahlenbereich dargestellt werden. Die Dynamik des Signals muss erhalten
bleiben.
011 3q
Wertebereich:
-2N-1…..2N-1-1
010 2q
int -4 ….. 3
001 q 100 ...011
000 x
-4q -3q -2q -q q 2q 3q Auflösung:
111 -q
Umax
110 -2q q=
2N−1
101 -3q
N… Anzahl der Bit
100 -4q
• Unsigned
XQ(n)
111 7q Wertebereich:
110 6q
0….2N-1
int 0 ..…. 7
101 5q
000 ...111
100 4q
011 3q
010 2q
001 q
000 0 x
0 q 2q 3q 4q 5q 6q 7q
Quantisierungsfehler:
q/2
x
-q/2 q/2
-q/2
Ein Digital-Analog-Wandler hat die Aufgabe, digitale Informationen, sprich eine Zahl,
in einen entsprechenden analogen Wert umzuwandeln.
In der Theorie:
Im digitalen Dirac- Impuls ist max. Aussteuerung, jedoch steckt im Dirac- Impuls
wenig Energie.
In der Theorie gibt es eine Idealform, dadurch keine Verzerrung durch sin(x) durch x.
Rechteckimpuls
Ein störender Effekt bei der praktischen Lösung entsteht durch die sin (x) Funktion.
Beim sin (x)/x Frequenzgang entsteht eine Verzerrung des Signals, diese kann
jedoch kompensiert werden. Zwei Mögliche Abhilfen gegen die Verzerrung ist ein
Überabtasten des Signals und Filtern.
Uref ist die maximale Amplitude. Wenn Uref nicht dem entspricht muss gedämpft
oder verstärkt werden. Fabt muss genau sein, sonst schwankt das Signal am
Ausgang auf der t- Achse (zusammenstauchen oder ausdehnen). Je höher die
Abtastfrequenz ist, um so mehr Werte bekommt man, desto genauer ist das Signal
am Ausgang.
Verfahren:
Es gibt drei verschiedene Verfahren, um digitale in analoge Werte umzuwandeln:
• Parallel - Verfahren (Direkte Methode)
• Zähl - Verfahren (Pulsweitenmodulation)
• Wäge - Verfahren (Iterationsmethode)
Bei der direkten Methode werden die anliegenden Eingangssignale direkt an die
Eingänge einer Reihe von Komparatoren gelegt. Die zweiten Eingänge der
Komparatoren werden an eine Reihe unterschiedlicher Referenzgrößen gelegt.
Dadurch werden unmittelbar alle Komparatoren ausgelöst, bei denen die
Eingangsgröße höher als ihre Referenzgröße ist. Da die Komparatoren unabhängig
voneinander und gleichzeitig arbeiten, erzielt diese Methode hohe
Geschwindigkeiten, ist aber bei hohen Genauigkeiten aufgrund der nötigen Anzahl
an Komparatoren und präzisen Referenzgrößen sehr aufwändig. Dieses Verfahren
wird auch als Flash-Wandlung bezeichnet, die DACs heißen auch FLASH-ADCs.
R Ua
C
Zähler-
Logik
Bei der Zählmethode wird so lange der kleinste gewünschte Schritt (LSB)
aufeinander addiert und an einen Komparator geliefert, bis der Wert gleich oder
größer der angelegten analogen Referenzgröße ist. Die Schritte werden mit einem
Zähler erzeugt, der dem Verfahren seinen Namen gibt. Der Schaltungsaufwand ist
sehr gering, allerdings ist die Umsetzungszeit abhängig von der Eingangsgröße, im
ungünstigsten Fall muss der Zähler alle Stufen durchlaufen. am langsamsten.
Diese Methode erfordert nur einen einzigen Schalter, der periodisch geöffnet und
geschlossen wird. Das Tastverhältnis wird mit Hilfe des digitalen Wertes so
eingestellt, dass der arithmetische Mittelwert der gesuchten Ausgangsgröße
entspricht. Dieses Verfahren benötigt die größte Umsetzungszeit, lässt sich aber sehr
gut als integrierte Schaltung realisieren.
2R 4R 8R 16R RFB≈R
UREF = S3 S2 S1 S0
-
+ Ua
Hier wird das analoge Ausgangssignal mit Hilfe von gewichteten Widerständen
erzeugt. Man benötigt so viele Schalter, wie Bits zur Darstellung der digitalen Werte
verwendet werden. Dieses Verfahren bietet den besten Kompromiss aus Aufwand
und Umsetzungsgeschwindigkeit.
Ein µ- Computer ist eine funktionale Steuereinheit. Diese besteht heutzutage aus
einem µ- Prozessor und diversen Zusatzbausteinen. Einen µ- Prozessor ist ein Chip
auf dem nur eine CPU enthalten ist. Ein µ-
Computer beinhaltet eine CPU, mindestens einen
Speicher und mindestens einen IO- Baustein.
Falls ein µ- Computer auf nur einem IC verpackt
ist wird dieses System on a Chip genannt.
Heutzutage werden nur noch solche Systeme
produziert, da es alleine keine CPU mehr gibt.
Bei Uv handelt es sich um die Versorgungsspannung, diese ist heutzutage bei dem
Großteil aller CPUs 5V (Volt). Früher hat man auch die Werte -5V und +12V als
Versorgungsspannung bei der CPU verwendet.
Der Takt kann intern oder über einen Taktgenerator erzeugt werden. Bei einfachen
Systemen wird sogar ein R-C Glied zur Erzeugung des Takts verwendet. Der
Systemtakt ist die Taktrate, die außerhalb des Prozessors anliegt. Sie bestimmt die
Geschwindigkeit des Hauptspeicherzugriffs
Der Reset dient, wie der Name schon sagt, zum Neustarten des µ- Computers,
dieser Reset ist wie ein Schalter den man ein- und ausschaltet. Der Reset kann auch
mit einem Bit (0 oder 1) gemacht werden.
Die CPU ist verantwortlich für den gesamten Ablauf, sie steuert und managet alle
Zugriffe von Speicher und I/O Bausteinen. Sie bearbeitet Daten mit arithmetischen
und logischen Operationen. Weiters ist die CPU fürs Laden, Speichern, Codieren,
Decodieren, und ausführen jeglicher Befehle zuständig.
Der Speicher kann intern oder extern vorhanden sein. Er dient zum laden und
Speichern von Daten.
Der I/O Baustein dient als Schnittstelle zu Peripherie Geräten. Das Peripherie Gerät
kann intern eingebaut sein oder eine Schnittstelle sein an die das Gerät
angeschlossen werden kann.
Alle diese vorher erklärten Elemente eines µ- Computers benötigen natürlich auch
eine Verbindung untereinander. Damit diese miteinander kommunizieren können,
verwendet man ein Bussystem, dieses besteht aus einem Steuer-, Daten- und
Adressbus.
Der Datenbus dient zur Übertragung von Daten zwischen CPU, Speicher und
Peripherie. Die Anzahl der Datenbusleitungen bestimmt die Anzahl der Byte die pro
Takt übertragen werden können. Alle Elemente die Daten abgeben können, sind mit
dem Datenbus verbunden. Die Datenfreigabe erfolgt durch den Prozessor, wobei
immer nur eine Baugruppe Daten schicken oder empfangen kann.
Der Adressbus ist für die Übertragung von Speicheradressen zuständig. Über den
Adressbus wird nicht nur der Speicher angesprochen, sondern auch Peripherie-
Geräte.
Die Anzahl der Adressleitungen, ist die Anzahl der maximal zu adressierenden
Speicherplätze.
• Mausbewegung
• Datenempfang vom Modem
• Tastatureingabe
• Lesen oder Speichern von Medien
Lesevorgang
Die CPU soll Daten aus der Funktionsbaugruppe ROM (Festwertspeicher) lesen
Schreibvorgang
Die CPU soll Daten in die Funktionsbaugruppe SPEICHER schreiben
1. Die CPU gibt die Adresse der Funktionsbaugruppe SPEICHER auf den
Adressbus.
2. Die CPU gibt die Daten auf den Datenbus.
3. Die CPU aktiviert die Steuerleitung WRITE, wodurch die Funktionsbaugruppe
SPEICHER die Daten vom Datenbus aufnimmt.
4. Die CPU deaktiviert die Steuerleitung WRITE. Der Schreibvorgang ist damit
beendet.
Reset:
Der Reset muss eine bestimmte Zeit dauern, damit alle Register in den vordefinierten
Zustand gebracht werden. PC wird auf 0 gesetzt. Register sind im vordefinierten
Zustand, der Zustand steht im Datenblatt.
CPU:
Die Steuerung des Programms erfolgt durch die CPU (Befehlswerk, Steuerwerk,
Rechenwerk).
Da die CPU keine Assemblerbefehle verwalten kann, wird der ganze Code in 0 und
1 (Maschinensprache) übersetzt.
Anschließend vergleicht die CPU diese Zahlenfolgen mit dem so genannten Mico-
Code, welcher in die CPU eingebaut ist und vom Hersteller geheim gehalten wird.
Interrupt:
Mit Interrupts (INT) kann die Peripherie den Programmablauf beeinflussen. Es ist
eine Zeitlich begrenzte Unterbrechung. Der Interrupt ist Lowactiv.
Verarbeitung eines Interrupt:
1.) Interrupt aufgetreten
2.) Interrupt Priorität prüfen (höhere Prioritäten dürfen auch andere Interrupts
unterbrechen)
3.) aktuellen Befehl fertig ausführen danach Hauptprogramm unterbrechen
4.) Rücksprungadresse speichern auf Stack (zusätzlich noch wichtige
Registerinhalte), das Programm muss an der selben Stelle nach den Interrupt
weiterlaufen
5.) Interruptroutine ausführen, je nach CPU verschieden, es gibt für jedes
Interruptereignis eine eigene Routine
6.) Interrupt löschen (beim Aufruf des Interrupt wird eine FLAG gesetzt die muss
nach der Verarbeitung des Interrupt wieder gelöscht werden)
7.) RETI (Return from Interrupt), Rücksprung ins Hauptprogramm,
Rücksprungadresse wird vom Stack geholt. Das Programm läuft an der selben
Stelle weiter an der der Interrupt aufgetreten ist.
S1 S2 S3 S4 S5
Einheit zum Einheit zum Einheit zum Einheit zum Einheit zum
Fetchen der Dekodieren Fetchen der Ausführen der Abspeichern
Instruktion der Instruktion Operanden Instruktion des Resultats
2.1.Pipelining-Ablauf
Write Back
S5: 1 2 3 4
1 2 3 4 5 6 7 8
Zeit (gemessen in Takten)
Sprünge:
a.)unbedingte Sprünge (JMP): sind normale JUMPs, Das Programm wird an der
Stelle (Adresse) weitergeführt auf die der Jump- Befehl springt.
b.) bedingte Sprünge: Es muss zuerst die Bedingung herausgefunden werden bevor
der Sprung durchgeführt ist. Um die CPU über die Bedingung zu informieren Werden
FLAGS gesetzt.
Genauer HW-Ablauf:
Ein Mikroprozessor besteht aus insgesamt vier Teilen. Dem Rechenwerk, dem
Steuerwerk, dem Befehlswerk und dem internen Speicher.
Für den Ablauf eines Programmes ist das Steuerwerk zuständig. Das
Steuerwerk ist die Kommandozentrale eines Prozessors und holt sich die
Anweisungen/Befehle aus dem Arbeitsspeicher, dekodiert diese und
entscheidet danach, was weiter zu tun ist. Um den Befehl holen zu können,
CS- Logik:
Zusätzlich führen noch Read und Write- Leitungen zu den einzelnen Bausteinen
Adressraum: 216= 64K Adressen= 65536
Zusätzlich führen noch Read und Write- Leitungen zu den einzelnen Bausteinen
Adressraum: 214= 16k Adressen = 16384
2k*16: Doppelte Datenbusbreite, CPU sieht beide Speicher als einen Baustein; CS
sind gleich; Adressen sind gleich; Daten sind unterschiedlich, ein Baustein bekommt
LB (Low Byte, unteres Datenwort) D0…D7, zweiter bekommt HB (High Byte, oberes
Datenwort) D8…D15
Vorteil: einfaches CS
Nachteil: Adressleitungen sind frei, Im Programm könnten Vektoren auf diesen
Bereich zugreifen dadurch würden Fehler entstehen da es diese Adressen nicht
wirklich existieren (nicht ausdekodiert) sind. Für das Programm findet keine Aktion
statt.
Adressrechnung
1k → 0x0400
2k → 0x0800
4k → 0x1000
8k → 0x2000
16k→ 0x4000
32k → 0x8000
Vorgaben:
Anzahl der Adressleitungen N und die Datenbusbreite ist von der verwendeten CPU
vorgegeben. Die Reihenfolge (Anordnung) der Peripherie ist kann von
Programmierer, Anwender oder Designer vorgegeben sein.
Datenbusbreite ist für die Rechengenauigkeit und Wertebereich der ALU wichtig, die
Datenbusbreite ist immer ein Byte- Vielfaches.
Vorgehensweise
Die CPU ist heutzutage das Herzstück eines jeden modernen Gerätes. Er wird in
Handys, Taschenrechnern, HiFi-Geräten und in Computern, für die er eigentlich
erfunden wurde, eingesetzt. Eine Welt ohne diese Rechengenies ist nicht mehr
vorzustellen.
Eine CPU steuert den gesamten Ablauf eines Computers, sowohl innerhalb als auch
außerhalb (Peripherie oder I/O Bausteine).
Die Central- Prozessing- Unit, kurz CPU, besteht grob gesehen aus drei wichtigen
Komponenten:
• Rechenwerk (Arithmetic Logic Unit (ALU))
• Befehlswerk (Instruction Unit)
• Steuerwerk (Control Unit)
Über das Bus-Interface greift die CPU auf den Systembus zu.
Im Rechenwerk sind die Arithmetic- Logic- Unit (ALU) und das Statusregister
enthalten. Das Rechenwerk dient zur Bearbeitung von Daten, es können logische
und arithmetische Operationen sowie Schiebefunktionen ausgeführt werden. Die
Operanten müssen in Registern stehen und die Ergebnis werden im “Accumulator
Register” gespeichert. Die ALU ist eine Schaltung die wahlweise 2 n-Bit Wörter mit
einander Addieren, Subtrahieren, Multiplizieren, Dividieren kann. Weiters kann sie
diese Wörter auch AND, OR, NOT, XOR verknüpfen. Die ALU kann auch Shift
Operationen durchführen. Das Rechenwerk hat auch Hilfsregister in denen
zwischengespeicherte Werte stehen die von der ALU danach berechnet werden
(dienen zur Stabilisierung der ALU gegenüber dem Bus). Im Statusregister werden
bestimmte Aspekte vom Ergebnis der ALU gespeichert, auch Flags genannt (wenn
das Ergebnis = 0 oder < 0 oder > 0 ist).
Das Steuerwerk ist für die Zusammenarbeit mit den anderen Komponenten des
Prozessors verantwortlich.
Im Einzelnen sind dies folgende Aufgaben:
• Lesen der Daten aus dem RAM
• Speichen der Daten im RAM
• Bereitstellung, Decodierung und Ausführung von Befehlen
• Verarbeitung der Eingabe von peripheren Geräten
• Verarbeitung der Ausgabe zur Peripherie
• Interrupt- Steuerung
• Überwachung des gesamten Systems
Für die Bewältigung dieser doch recht vielfältigen Aufgaben steht der Steuereinheit
das Bussystem zur Verfügung.
Über die Systembus-Schnittstelle kommuniziert die CPU mit Speicher- und I/O-
Einheiten. Daher enthält sie einerseits Speicherzellen zur Zwischenspeicherung von
Adressen und Daten, diese werden auch Adress- und Datenpuffer genannt. Falls der
Takt in der CPU höher ist als der Takt, in den Daten mit dem Hauptspeicher
ausgetauscht werden, so schiebt die CPU Wartezyklen ein.
b.) Datenbus – Dient zum Transportieren von Daten. Vorher muss der
richtige Baustein mithilfe des Adressbusses ausfindig gemacht werden.
Der Datenbus ist im Gegensatz zum Adressbus bidirektional, was
bedeutet dass der Datenaustausch in beide Richtungen erfolgt.
übliche Größen: PC 32bit
PIC 8bit
DSP 16-48bit
Ablauf:
Zuerst werden die Adressen reserviert, die Chip-Selects (CS) bestimmt und das
Gerät in den Read oder Write Modus versetzt.
Anschließend werden die Daten gelesen bzw. geschickt. Dabei steuert die CS-Logik
alle Zeiteinteilungen.
Steuerwerk Transportbefehle
Programmsteuerungs-
Befehlswerk
befehle
Arithmetische-,
Rechenwerk Logische- &
Einzelbitbefehle
Beispiele:
• ADD (Addieren)
• SUB (Subtrahieren)
• MLP (Multiplizieren)
• DIV (Dividieren)
• INC (Increment, erhöht den Wert um 1)
• DEC (Decrement, verringert den Wert um 1)
Beispiele:
• ANL (Logisches UND)
• ORL (Logisches ODER)
• XRL (XOR)
• CLR (Lösche den Akkumulator)
• CPL (Invertiere den Akkumulator)
• RL (rotate left, links shiften, entspricht einer Multiplikation mit 2)
o RLC (mit Einbeziehung des Carry)
• RR (rotate right, rechts shiften, entspricht einer Division durch 2)
o RRC (mit Einbeziehung des Carry)
Zur Wiederholung:
UND: ODER: XOR:
0 UND 0 = 0 0 ODER 0 = 0 0 XOR 0 = 0
0 UND 1 = 0 0 ODER 1 = 1 0 XOR 1 = 1
Beispiele:
• CLR C (Lösche Carry)
• CLR bit (Lösche den Inhalt einer Bit-Adresse)
• SETB C (Setze Carry)
• SETB bit (Setze Inhalt einer Bit-Adresse)
• CPL C (Invertiere Carry)
• CPL bit (Invertiere den Inhalt einer Bit-Adresse)
• MOV C, bit (Lade Carry mit dem Inhalt der Bit-Adresse)
• MOV bit, C (Lade Bit-Adresse mit dem Inhalt des Carry)
4.) Transport Befehle ( Steuerwerk):
Beispiele:
• MOV (move, nur implizierte Adressierung)
o MOVC (mit Einbeziehung des Carry)
• PUSH (nur direkt, Inhalt der Adresse in den Stack speichern)
• POP (nur direkt, zuletzt gespeichertes Byte im Stack in eine Adresse laden)
Move:
Dieser Befehl ermöglicht das Verschieben von Daten zwischen den Speichern,
Akkumulatoren und den verschiedenen Registern. Die Daten bleiben in der Quelle
vorhanden, weshalb man auch sagen kann, dass sie kopiert werden. Es gibt
verschiedene Möglichkeiten Ziel und Quelle beim move-Befehl zu definieren
(meistens ist der erste Operand die Quelle, der zweite das Ziel).
Beispiele:
• ACALL (Unterprogrammaufruf mit 11 Bit langer Zieladresse, Bereich 0-2k)
• LCALL (Unterprogrammaufruf mit 16 Bit langer Zieladresse, Bereich 0-64k)
• RET (Rücksprung aus dem Unterprogramm)
o RETI (Rücksprung aus der Interrupt Service Routine)
• NOP (No Operation)
• JMP (Sprung)
Stack:
Der Stack wir meistens benutzt um die Rücksprungadresse zu speichern (zum
Beispiel für Interrupts).
Er verwendet meist das Last In – First Out –Prinzip (LIFO), das heißt es wird von
POP immer das Objekt aus dem Stapel zurückgegeben, welches als letztes mit
PUSH hineingelegt wurde.
Interrupt:
Unter Interrupt versteht man die kurzfristige Unterbrechung eines Programms durch
eine von der CPU abzuarbeitenden Befehlssequenz.
Sinn eines Interrupts ist es, schnell auf Ein-/Ausgabe-Signale (z. B. Tastatur, Maus,
Festplatte, Netzwerk usw.) oder Zeitgebern (Timern) zu reagieren. Interrupts sind
nötig, um auf zeitkritische Ereignisse reagieren zu können.
Beispiel:
(r1, r2, r3…verschiedene Register)
Harvard-Architektur:
Die Harvard-Architektur bezeichnet in der Informatik ein Schaltungskonzept zur
Realisierung besonders schneller CPUs und Signalprozessoren. Der Befehlsspeicher
ist physikalisch vom Datenspeicher getrennt. Der Vorteil dieser Architektur besteht
darin, dass Befehle und die zugehörigen Daten in einem einzigen Taktzyklus in das
entsprechende Rechenwerk geladen werden können. Bei einer klassischen Von –
a.) Fixkomma:
Eine Fixkommazahl ist eine Zahl, die aus einer festen Anzahl von Ziffern besteht. Die
Position des Dezimalkommas ist dabei fix vorgegeben. Die Menge aller
Festkommazahlen einer vorgegebenen Länge ist deshalb sehr gering. Der
Grundgedanke hinter Festkommazahlen ist, dass man übliche Zahlen
(beispielsweise reelle Zahlen) versucht, zumindest näherungsweise in einem
begrenzten Speicher (beispielsweise einer elektronischen Rechenanlage bzw.
Computer) darzustellen, um damit rechnen zu können. Die Anzahl der
Vorkommastellen ist genauso groß und fix festgehalten wie die Anzahl der
Nachkommastellen.
Hardware:
Nur zwei Zustände (0 und 1)
2: 000
001
010
011
Probleme:
Overflow
Entsteht wenn man versucht, einen Wert zu speichern der größer ist als das jeweilige
Format.
Will man einen Wert der mehr Bits es zulässt. (17) benötigt als vorgesehen (16), so
schreibt man in einen ungültigen Speicherbereich, was schwere Folgen haben kann.
z. B.: Addition von 2 Zahlen. h7FFF+h0001: Wert ist zu groß er kann nicht mehr
dargestellt werden.
Underflow
Wenn man einen zu kleinen Wert lesen will, also der Pointer schon auf der kleinsten
Adresse steht, man aber dennoch versucht einen kleinen Wert zu lesen, so handelt
es sich um einen Underflow.
Bsp.: Multiplikation:
h7FFF∙h7FFF =h7FFF (1,0∙1,0=1,0)
Bei der Multiplikation wird in der ALU die doppelte Genauigkeit verwendet. Das
heißt bei einer 16 Bit Registerarchitektur (1.15 Format) werden in der ALU 32 Bit
Register verwendet. Zusätzlich wird ein Register für den Überlauf verwendet, falls die
Zahl zu groß wird. Registergröße der ALU 40bit (8bit Überlauf, 16 Bit Highword, 16
bit Lowword). Nach der Multiplikation muss der Wert auf 16 Bit gerundet werden
damit er in den Speicher geschrieben werden kann. Es entsteht der Rundungsfehler
der auch als Rundungsrauschen bezeichnet wird.
Nachteile
- der darstellbare Zahlenbereich ist begrenzt; dem muss evtl. durch Skalierung
abgeholfen werden
- die Genauigkeit der Darstellung ist abhängig vom Betrag der Zahl, d.h. große Werte
werden genauer dargestellt als kleine Werte
Vorteile sind die einfachere Hardwarerealisierung und damit der günstigere Preis.
b) Fließkomma:
Typen:
Es gibt mehrere Arten von Speichermedien:
Physische Speicherung:
• Papier, Folie ,Steintafel, Tierhäute und Leder, …
Magnetische Speicherung:
• Magnetkarte, Festplatte, Diskette, Zip – Diskette
Optische Speicherung:
• Film, Mikrofilm, CD, DVD, BD, HD-DVD
Aufbau:
Aufbau:
• Multiple Port:
o Der Vorteil eines Multiple Port RAM’s liegt darin, dass keine CPU auf den
Zugriff warten muss.
o Bei Multiple Port RAMs sind von mehreren Seiten gleichzeitig
Lesezugriffe möglich. Derartige Speicher besitzen getrennte Adress- und
Daten-Bussysteme sowie eine Logik, die im Fall von gleichzeitiger
/CS1 /CS2
RAM
CPU 1 A1 A2 CPU 2
multiple port D2
1.) Speicherkapazität:
Die Speicherkapazität ist der insgesamt verfügbare Speicherplatz eines
Speichermediums.
Beispiele:
• 1 MB (Megabyte, 106 Byte = 1.000.000 Byte)
• 1 GB (Gigabyte, 109 Byte = 1.000.000.000 Byte)
2.) Speicherorganisation:
Gibt an wie die Anzahl der Speicherzellen aufgeteilt ist.
Beispiele:
• 8k 8 (=64 kBit)
• 4k 16 (= 64 kBit)
3.) Zugriffszeit:
Ist die Zeit vom Zeitpunkt der Adressierung bis zum Zeitpunkt der Verfügbarkeit der
Daten.
Die Zugriffszeit unterscheidet sich beim Lesen oder Schreiben.
Falls die Lese- oder Schreibzugriffszeit der CPU kürzer ist als die definierte
Zugriffszeit vom Speicher müssen in der CPU Wait-States gesetzt werden.
CS
WR
RD
Daten werden
übernommen
Daten
tzur
4.) Zykluszeit:
RD
tzyr
Matrixspeicher:
A0
a1
Decoder
1 5 9 13
a2 2 6 10 14
A1
a3 3 7 11 15
b0 b1 b2 b3
Decoder
A2 A3
Vorteile:
• weniger Schaltungsaufwand
A3 A A1 A0 CS0 … CS15
0 0 0 0 1 0 0
…
…
1
…
…
1
…
…
1
…
…
1
…
…
0
…
…
0
…
…
1
} 16 logische Schaltungen
A1 A0 a3 … a0
0 0 0 … 1
0
1
1
1
0
1
…
…
1
…
…
…
…
…
0
} 4 logische Schaltungen
A3 A b3 … b0
0 0 0 … 1
0
1
1
1
0
1
…
…
1
…
…
…
…
…
0
} 4 logische Schaltungen
RS232:
Die RS232c ist eine häufig verwendete Schnittstelle und auch unter der Bezeichnung
V.24 bekannt. Dieser Schnittstellenstandard ist üblicherweise für zwei
Kommunikationsgeräte konzipiert, die beide je eine Datenquelle (TX) und eine
Datensenke (RX) besitzen können. Zur bidirektionalen Datenübertragung werden
mindestens drei Leitungen benötigt, eine Sendeleitung (TXD), eine Empfangsleitung
(RXD) und eine gemeinsame Bezugsleitung Masse (Ground). Die Signale der RS-
232 sind bipolar ausgelegt.
Der Spannungsbereich für die logische Eins geht von -3 Volt bis -15 Volt und die
logische Null wird durch Spannungen zwischen +3 und +15 Volt abgebildet. Die
Abbildung der logischen Null als positive Spannung und der logischen Eins als
negative Spannung nennt man negative Logik Da die Spannung mit der Länge einer
Leitung (wegen des größer werdenden elektrischen Widerstandes) immer kleiner
wird, ist die Leitungslänge begrenzt (auf ca. 25-100m, je nach Kabel- und
Steckerverbindungsqualität).
Fast nicht mehr im Gebrauch.
Bei diesem Verfahren wird bei Circuit Switching in kurzen Zeitintervallen der
Benutzer einer Netzwerkleitung gewechselt. So hat jeder Benutzern immer nur
während dieser kleinen Zeiteinheiten das Recht, die Leitung zu benutzen. Dieses
Verfahren wird angewendet, um auf einer Netzwerkleitung mehrere Benutzer
gleichzeitig zu bedienen.
Im Gegensatz zu FDMA kann ein User mit TDMA jedoch stets das gesamte
Frequenzspektrum für den Datentransfer nutzen.
Jeder Teilnehmer erhält einen Zeitschlitz (Timeslot). Ein Solcher Zeitschlitz ist
mehrere Clockzyklen lang (CLK). Ein Frame ist die Summe aller Zeitschlitze.
480ns
125μs= 1 FRAME
1 2
INT
125μs= 1 FRAME
DT tv
DR
tv… Verzögerungszeit, erst mit steigender Taktflanke werden die Daten auf den Bus
gesetzt
L1 L2
CPU TDMA TDMA Bus
S1 S2
1 2
INT
Lesen:
TDMA-HW →L2
CPU →L1
Schreiben:
CPU →S1
TDMA-HW →S2
Timeslotstruktur
Timeslots müssen frei wählbar sein, 2 mal 32 Bit Register 1×Lesen und 1×Schreiben.
Mit Timeslot- Enable werden die Schieberegister aktiviert. Entsprechend der
Einstellungen der Timeslotregister werden die Timeslot- Enable Signale erzeugt
(entweder fürs Lesen (DR) oder fürs Schreiben (DT)).
gelöst wird die Übertragung in 2 Schritten:
1.) Paralleles Schreiben ins Schieberegister (8Bit)
2.) Bitweise herausschreiben der Daten aus dem Schieberegister. Wird mit dem
CLK(Clock) gesteuert
kurz vor dem Rausschreiben wird die Sendeleitung aktiviert
Bsp.: Sendevorgnag:
TS
SYNC
DT
TS- En
EDT_ Ausarbeitung: 5HIB 2005/2006 Seite:48/82
4 Bit Schieberegister:
DT
MSB LSB
Aufbau:
Master
steuert
Slaves mit
TDMA-Bus.
Mehrere
Leitungen
sind im
inneren
eines
Computers.
Für weitere
Aufbau:
Funktionsweise
Schaltung:
Tabelle:
WR RD Ein/ Ausgang
0 0 nicht Erlaubt, beide Aktiv
0 1 In (schreiben), Daten werden in den
Baustein geschrieben
1 0 Out (lesen), Daten werden vom Baustein
gelesen
1 1 High Z, Baustein ist am Bus inaktiv
Verwendung
Nötig sind Tri-State Bauteile bei Bussen. Die Bauteile können mit einem Signal vom
Bus geschaltet werden und behindern die Kommunikation auf dem Bus nicht.
Bus-Treiber
Problem bei Bus-Systemen: Es darf immer nur ein einziger Sender am Bus aktiviert
sein - alle anderen Sender müssen abgeschaltet sein.
Aufgaben des Bus-Treibers:
• An-und Abschalten der angeschlossenen Funktionseinheiten am Bus
• Durchschalten der gewünschten Übertragungsrichtung bei bidirektionalen
Busanschlüssen
MXO45 Taktgeberoszillatoren
Standardausgang
Tri-State Ausgang
Verzögerungszeit:
Schaltung
Formel
2 ⋅ R1
Ue1 = U1 ⋅ 1 +
R2
2 ⋅ R1
Ue2 = U 2 ⋅ 1 +
R 2
R
Ua1 = Ue1 ⋅ − 4
R3
R4 R4
Ua2 = Ue2 ⋅ ⋅ 1 +
R
3 + R4 R3
Endformel:
R4 R4 R
Ua = Ua2 + Ua1 = Ue2 ⋅ ⋅ 1 + − Ue1 ⋅ 4 =
R3 + R4 R3 R3
2 ⋅ R1 R4 R4 2 ⋅ R1 R4
= U 2 ⋅ 1 + ⋅ ⋅ 1 + − U1 ⋅ 1 + ⋅
R2 R3 + R4 R3 R2 R3
symmetrische Leitung
Verwendung
Wegen der hohen Gleichtaktunterdrückung gegenüber eingekoppelten Streufeldern
(z.B. des Stromnetzes) werden Instrumentenverstärker u.a. in Geräten zur
Aufzeichnung von EKG- und EEG-Ableitungen eingesetzt.
Aufgrund ihrer hohen Eingangsimpedanz eignen sie sich zur Verstärkung von
Spannungssignalen von Sensoren, die stromlos zu messen sind (z.B. Piezokeramik-
Sensoren).
Sie werden auch eingesetzt, wo eine geringe Offsetspannung der Eingänge
erforderlich ist (z.B. als Messverstärker an Dehnungsmessstreifen oder
Thermoelementen).
Formelmäßiger Zusammenhang:
U v
CMRR = cm = uo vcm = Gleichtaktverstärkung
U `cm v cm
vuo = Differenzverstärkung
Ucm = Gleichtaktspannung (Mittelwert der Spannungen an
den beiden Eingängen des OPV)
Frage 16:
Erklärung der Kennlinien der 4-Quadrantenkennlinien eines Bipolaren
Transistors (NPN) und die wichtigsten Eigenschaften solcher Transistoren am
Beispiel der Emittergrundschaltung.
Emittergrundschaltung:
4 Quadranten Kennlinienfeld:
II. Quadrant
Hier ist nun die Hilfslinie 1 nach links weitergezogen. Mit der Annahme, daß der
Stromverstärkungsfaktor bei 100 liegt, wird bei 3mA Ic das Lot (Hilfslinie 3) auf die Ib
Achse bei exakt 30µA gefällt. Die Arbeitspunkte A und C werden zusätzlich
eingezeichnet. Das entstehende Dreieck im 2. Quadranten, stellt den h21e dar. Im 1.
Quadranten ist zusätzlich der globale h22e eingezeichnet.
Ist der Stromverstärkungsfaktor ein anderer, dann muß die Ib Achse
dementsprechend anders eingeteilt werden.
III. Quadrant
Im 3. Quadranten finden wir nun den Zusammenhang zwischen der Ube und dem Ib.
Als h11e ist die Fläche unter der Ube / Ib zu betrachten.
Die blaue Kurve stellt die Ube dar. Bis etwa 550mV tut sich nichts, danach fängt der
T langsam an zu leiten. Bis zum Arbeitspunkt B oder AB ist die Kennlinie von einer
Senkrechten in eine Krümmung übergegangen und wird ab diesem Punkt immer
mehr und recht schnell in eine Waagerechte verlaufen.
IV. Quadrant
Hier haben wir nun die Rückwirkunsparameter. Die Werte sind im AB Betrieb so
gering, daß sie vernachlässigt werden.
Eine berechnete Verstärkung von 100 würde nur um ca 0.1 bis 0.3 absinken.
Für die Praxis sind folgende Dinge von Interesse
(einfach als Zusammenfassung nochmals erwähnt):
Wie erwähnt ist die Stromverstärkung das, was man am Transistor zuerst mal
braucht. Wenn man nun in den Datenblättern nachschaut, so sieht man, dass diese
Stromverstärkung frequenzabhängig ist und mit zunehmender Frequenz abnimmt.
Nun könnte man, wie sonst üblich, eine 3dB-Grenze verwenden. Dummerweise
wurde das nicht so gemacht, sondern die Grenzfrequenz eines Transistors ist dann
erreicht, wenn eine Basisstromänderung von beispielsweise 1mA nur noch eine
Kollektorstromänderung von 1mA zur Folge hat.
Das bedeutet in einer Endstufe, dass bei der Grenzfrequenz der Endtransistoren der
Treiber die gleiche Leistung erbringen müsste, wie die Endstufe im Normalfall liefern
könnte.
Wenn man nun Darlington-Transistoren verwendet (zwei Transistoren im selben
Gehäuse), so hat man einmal eine viel höhere Stromverstätkung im Gleichstromfall
(10 bis 50 mal höher) und auch eine entsprechend höhere Grenzfrequenz, aber das
hilft nicht viel, weil ja die Grenzfrequenz ebenfalls um diese zusätzliche Verstärkung
angehoben wird und weil wieder als Grenze eine Stromverstärkung von 1
angenommen wird.
Allgemeines:
Der aktive Teil eines n-Kanal-Sperrschicht FET besteht aus einer n – leitenden
Kristallstrecke, in die zwei p – leitende Zonen eindotiert sind.
D +12V
n
+ +
- -
p n p
Kanal
G
p p
0V
S 0V
S….Source (Quelle)
D….Drain (Abfluss)
G….Gate (Tor)
Als Strömungspfad steht den Elektronen nur der Kanal zur Verfügung.
Bei einem bestimmten negativen Spannungswert von UGS stoßen die beiden
Sperrschichten zusammen. Der Kanal hat jetzt den Querschnitt Null. Ein Strom kann
nicht mehr fließen. Der Transistor ist gesperrt.
Die Spannung UGS muss immer negativ sein. Bei positiven Spannungswerten von
UGS werden die Sperrschichten abgebaut, und es fließt über die p-Zonen ein Strom.
Beim Sperrschicht – FET von n-Kanal-Typ ist die Drainspannung UDS positiv und die
Gatespannung UGS negativ (gegen Source).
Kennlinie:
ID – UDS – Kennlinienfeld:
/ D / mA
3
Abschnürgrenze (P)
14
12 1 2 UGS = 0V
10 -1V
8
-2V
6
4
-3V
2 -4V
UDS / V
2 10 20
1 ... „ohmscher“ Bereich
2 ... Abschnürbereich
3 ... Gate-Kanal-Durchbruch
Differentieller Ausgangswiderstand:
Der Ausgangswiderstand rDS ist ein differentieller Widerstand, der den
Zusammenhang zwischen kleinen Drainstromänderungen ΔID und kleinen
Drainspannungsänderungen ΔUDS angibt.
∆U DS rDS…differentieller Ausgangswiderstand
rDS = ΔID…Drainstormänderung
∆I D
ΔUDS…Drainspannungsänderung
ID – UGS – Kennlinienfeld:
Das ID – UGS – Kennlinienfeld ist das Steuerkennlinienfeld.
/ D / mA
12
10
6
I
Δ D
U GS / V
-5 -4 -3 -2 -1
Δ U GS
∆I D S…..Steilheit
S= ΔID…Drainstormänderung
∆U GS
ΔUGS…Gatespannungsänderung
mA mA
Übliche Werte: S ≈ 3 bis 10
V V
Grenzwerte:
Anwendungen:
Sperrschicht-Feldeffekttransistoren werden in Verstärkern, in Schalterstufen und in
Oszillatoren eingesetzt. Die mit Sperrschicht – FET aufgebauten Schaltungen ähneln
Elektronenröhrenschaltungen, nur werden kleinere Spannungen verwendet.
Ein besonderer Vorteil der Sperrschicht – FET ist sein großer Eingangswiderstand,
der eine leistungslose Steuerung ermöglicht.
Kleinsignalersatzschaltbild:
+12V
RL=1 kΩ
C=22 nF
C=22 nF
U1
RG=1 MΩ U2
UGS = -2 V
/ D / mA / D / mA
14
12 12 UGS =0V
10 10 -1V
8 8
ID
6 resultierend 6 -2V
4 4 -3V
2 2 -4V
UGS / V UDS / V
-5 -4 -3 -2 -1 2 10 20
UGS UDS
gewählt resultierend
Bei der Verwendung solch einer Schaltung wir die Spannung UGS vorgegeben, und
daraus ergibt sich weiters der Strom ID und die Spannung UDS.
/ D / mA / D / mA
14
12 12 UGS =0V
10 10 -1V
8 8
ID
6 resultierend 6 -2V
4 4 -3V
2 2 -4V
UGS / V UDS / V
-5 -4 -3 -2 -1 2 10 20
UGS UDS
gewählt resultierend
Berechnung der Steilheit S welche der Verstärkung des JFET entspricht:
∆I D
S=
∆U GS
12
10
6 I
Δ D
U GS / V
-5 -4 -3 -2 -1
Δ UGS
∆I D 4,5mA mA
S= = = 2,25
∆U GS 2V V
Berechnung des differentiellen Ausgangswiderstands:
∆U DS
rDS =
∆I D
/ D / mA
14
12 UGS = 0V
10 -1V
8
-2V
Δ ID6
4 -3V
2 -4V
UDS /V
Δ UDS
2 10 20
∆U DS 8V
rDS = = = 80kΩ
∆I D 0,1mA
1
C2 ≥ ≥ 0,3145nF
2 ⋅ π ⋅ fu ⋅ (rE + R i )
R G ⋅ rGS
rE = = 1,196 ⋅ 10 4 Ω
R G + rGS
1
C1 ≥ ≥ 9,5589nF
2 ⋅ π ⋅ fu ⋅ +R S
Frage 19:
Gegenüberstellung der selbstleitenden und selbstsperrenden MOS-FETs mit
Aufbau und grober Funktionserklärung und Erklärung des Einsatzes der MOS-
FETs in Logikfmilien.
Allgemein
MOS bedeutet Metal-Oxide-Semiconductor und FET steht für Feldeffekttransistor.
Feldeffekt bezeichnet die Einwirkung eines elektrischen Feldes auf elektrische
Ladungsträger. Diesen Effekt nutzen alle Feldeffekttransistoren. Dabei verwenden sie im
Gegensatz zu bipolaren Transistoren lediglich Ladungsträger einer Art, weshalb sie auch als
unipolare Transistoren bezeichnet werden. Der größte Vorteil der Feldeffekttransistoren ist
ihre Fähigkeit Ströme leistungslos und somit für den Nutzer ungefährlicher zu steuern.
Die Darstellung oben zeigt den Querschnitt eines N-Kanal MOS-FETs, mit einem P-dotierten
Substrat, an dass der Anschluss des Bulks angebracht ist, welches eine Verbindung mit dem
Source Anschluss hat. Die Anschlüsse von Drain und Source sind in zwei N-Zonen
eingebracht. Wie zu erkennen ist, ist zwischen den Anschlüssen von Source und Drain eine
schwach dotierte N-Zone eingelassen.
Wird eine Spannung zwischen die Anschlüsse Drain und Source angelegt, so fließt durch
den bereits vorhandenen N-Kanal ein Strom I D, ohne das eine Spannung an der
Steuerelektrode Gate anliegt. Diesen Effekt bezeichnet man als selbstleitend.
Legt man zusätzlich an das Gate eine negative Spannung an, so werden die Ladungsträger
innerhalb des N-Kanals durch das elektrische Feld aus dem Kanal gedrängt, wodurch die
Leitfähigkeit des MOS-FETs nachlässt. Da der Kanal hier an Ladungsträgern verarmt,
werden selbstleitende MOS-FETs auch als Verarmungtypen bezeichnet. Bei einer positiven
Spannung am Gate nimmt die Leitfähigkeit des Kanals zu.
Bei der Erstellung eines selbstleitenden P-Kanal MOS-FET muss darauf geachtet werden,
dass sowohl die Dotierung der Schichten als auch die Polung der Spannungen umzukehren
ist.
Der in Bild oben dargestellte P-Kanal MOS-FET ist als ein N-dotiertes Substrat realisiert, in
das zwei P-dotierte Zonen eingelassen wurden, auf die die Anschlüsse des Drains und der
Source aufgebracht sind. Auch hier ist die Source durch den Bulkanschulss mit dem Substrat
verbungen.
Wie bereits erwähnt werden für P-Kanal MOS-FETs die umgekerten Polungen verwendet.
Bei einer Spannung –U DS = 0V kann kein Strom zwischen Source und Drain fließen, da die
P-Zonen durch das negativ dotierte Substrat von einander getrennt sind, weshalb von einem
selbstsperrenden MOS-FET die rede ist.
Betrachtet man die Steuerkennlinie (Bild 12 links), so erkennt man, dass bei konstantem -U
DS eine Erhöhung von –U GS keinen Drainstrom verursacht; bis zum erreichen der
Schwellen-Spannung –U Th . Wird diese überschritten so steigt der Drainstrom nahezu
proportional zur Gatespannung.
Dies begründet sich darin, dass durch das Anlegen der Spannung –U GS ein elektrisches
Feld vom Bulk zum Gate entsteht. Dieses Feld drückt freie im Substrat enthaltene
Defecktelektronen in den Kanal. Der P-Kanal des FETs wird mit Ladungsträgern
angereichert, weshalb er auch als Anreicherungstyp bezeichnet wird. Ein Stromfluß von der
Source nach Drain ist jetzt möglich. Die Stärke des Drainstromes lässt sich durch variieren
von –U GS verändern.
CMOS
CMOS (für Complementary MOS) ist eine Weiterentwicklung von PMOS und NMOS
und verwendet eine komplementäre Schaltung, d. h. n- und p-Kanal-MOSFET
werden paarweise eingesetzt. RCA Semiconductor entwickelte mit der Serie 4000
die erste Logikfamilie in CMOS-Technik, die sich dann – wie die 7400-Familie bei der
TTL-Technik – als Industriestandard durchsetzte und von diversen Herstellern
produziert wurde. Verglichen mit TTL zeichnet sich diese Familie durch sehr geringen
Stromverbrauch, einen weiten Bereich für die Versorgungsspannung, aber auch
langsame Schaltvorgänge und leistungsschwache Ausgangstreiber aus.
Eine große Schwäche der 4000 war die hohe Empfindlichkeit gegen elektrostatische
Entladungen (ESD, für engl. electo-static Discharge), was leicht zur Zerstörung der
Schaltkreise führen konnte. Die Logikfamilie 4000B verringerte dieses Problem mit
verbesserten Eingangsschutzschaltungen und brachte weitere Verbesserungen der
elektrischen Spezifikationen. Die 4000 und später die 4000B erreichten nie die
Verbreitung der TTL-Schaltungen, die 4000B werden aber auch heute noch
produziert und eingesetzt.
V+ = 24V
URE = 3V
UBEA = 0,7V
RE = 1kOhm
RC = 5kOhm
fU = 20Hz
rBE = 2kOhm
B = 300
1. Berechne R1, R2, VU, re,
ra, C1, wobei rCE >> RC ist.
Der Querstrom iq=10*iBA
U RE
I CA ≈ I EA = = 3mA
RE
I CA
I BA = = 10 µA
B
U + U RE
R2 = BEA = 37,2kΩ
10 ⋅ I BA
V+ − U BEA − U RE
R1 = = 184,4kΩ
11 ⋅ I BA
re = R1 || R2 || (rBE + β ⋅ R E ) = 28,1kΩ
1
C1 ≥ = 0,28µF
2 ⋅ π ⋅ f u ⋅ re
RC
Vu − = −5
RE
U CE = V+ − U RE − U RC = V+ − I C ⋅ ( RC + R E ) = 6V
U CE − U CEsat
uˆ e max = = 1,2V
| VU |
Ersatzschaltbild: