Hoja de datos Lab.

1 ETN 601 Grupo D-17

Univ. Elio Gerson Churata Apaza

c) Niveles lógicos de las familias TTL , CMOS

Compuerta Familia Vcc Nivel Entrada Salida

1 min.
TTL
0 max.
1 min.
TTL
0 max.
1 min.
CMOS
0 max.

Compuerta Familia Vcc Nivel Entrada Salida

1 min.
TTL
0 max.
1 min.
TTL
0 max.
1 min.
CMOS
0 max.

h2) Problemas de aplicación lógica

F1: Nadie en ninguna habitación

F2: Al menos una persona en todas las habitaciones

F3: Tres personas en todas las habitaciones

F4: Al menos una habitación ocupada por al menos una persona

i) Circuitos con compuertas 3-state

n A B C D F1 n W X Y Z F3
0 0 0 0 0 1 0 0 0 0 0 1
1 0 0 0 1 1 1 0 0 0 1 0
2 0 0 1 0 0 2 0 0 1 0 0
3 0 0 1 1 0 3 0 0 1 1 0
4 0 1 0 0 0 4 0 1 0 0 0
5 0 1 0 1 0 5 0 1 0 1 0
6 0 1 1 0 0 6 0 1 1 0 0
7 0 1 1 1 0 7 0 1 1 1 0
8 1 0 0 0 1 8 1 0 0 0 1
9 1 0 0 1 1 9 1 0 0 1 0
10 1 0 1 0 1 10 1 0 1 0 0
11 1 0 1 1 1 11 1 0 1 1 0
12 1 1 0 0 1 12 1 1 0 0 1
13 1 1 0 1 1 13 1 1 0 1 1
14 1 1 1 0 0 14 1 1 1 0 1
15 1 1 1 1 0 15 1 1 1 1 1