Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Latch SR
Latch SR
Electrónica digital
Latch SR
IDMA 10
Noviembre de 2022
¿Qué es el latch SR?
Un latch SR con entrada activa a nivel ALTO se compone de dos compuertas NOR acopladas. Un latch
con entrada activa a nivel BAJO está formado por dos compuertas NAND.
El más simple latch lógico es el RS, donde R y S permanecen en estado “reset” y “Set”. El latch es
construido mediante la interconexión retroalimentada de puertas lógicas NOR o bien de compuertas
lógicas NAND. (La tabla de la verdad tiene salida lógica en negativo para evitar la incongruencia de los
datos). El bit almacenado se representa como Q.
En el latch SR, las entradas S y R controlan el estado al que va a cambiar el latch cuando se aplica un nivel
ALTO a la entrada de habilitación (EN, enable). El latch no cambia de estado hasta que la entrada EN está
a nivel ALTO, pero, mientras que permanezca en este estado, la salida va a ser controlada por el estado
de las entradas S y R. En este circuito, el estado no válido del latch se produce cuando las dos entradas S
y R están simultáneamente a nivel ALTO.