Está en la página 1de 16

ARQUITECTURA DE COMPUTADORAS

Trabajo de investigacin Unidad 2. Comunicacin interna en la computadora.

Equipo: Borraz Gonzlez Oscar Antonio Mayorga Moreno Walter Hernn Montoya Prez Ana Yadira Monzn Meja Eduardo Daniel Rodas Lpez Jess Alberto

2.1 Buses
El bus es un sistema digital que transfiere datos entre los componentes de un computador o entre computadores. Estn formados por cables o pistas en un circuito impreso, dispositivos como resistencias y condensadores adems de circuitos integrados.

2.1.1 BUS LOCAL Bus local. Bus entre la CPU, la memoria y dispositivos perifricos que corre a la velocidad de la CPU. En un computador personal, el bus VL y el PCI suministran una transferencia de datos ms rpida que el bus ISA tradicional Teniendo en cuenta las mencionadas limitaciones del bus AT y la infalibilidad de los buses EISA y MCA para asentarse en el mercado, en estos aos se han ideado otros conceptos de bus. Se inici con el llamado Vesa Local Bus (VL-Bus), que fue concebido y propagado independientemente por el comit VESA, que se propuso el definir estndares en el mbito de las tarjetas grficas y as por primera vez y realmente tuviera poco que ver con el diseo del bus del PC. Fueron y son todava las tarjetas grficas quienes sufren la menor velocidad del bus AT. Por eso surgi, en el Comit VESA, la propuesta para un bus ms rpido que fue el VESA Local Bus. Vesa Local Bus

Al contrario que con el EISA, MCA y PCI, el bus VL no sustituye al bus ISA sino que lo complementa. Un PC con bus VL dispone para ello de un bus ISA y de las correspondientes ranuras (slots) para tarjetas de ampliacin. Adems, en un PC con bus VL puede haber, sin embargo, una, dos o incluso tres ranuras de expansin, para la colocacin de tarjetas concebidas para el bus VL, casi siempre grficos. Solamente estos slots estn conectados con la CPU a travs de un bus VL, de tal manera que las otras ranuras permanecen sin ser molestadas y las tarjetas ISA pueden hacer su servicio sin inconvenientes. El VL es una expansin homogeneizada de bus local, que funciona a 32 bits, pero que puede realizar operaciones a 16 bits. VESA present la primera versin del estndar VL-BUS en agosto de 1992. La aceptacin por parte del mercado fue inmediata. Fiel a sus orgenes, el VL-BUS se acerca mucho al diseo del procesador 80486. De hecho presenta las mismas necesidades de seal de dicho chip, exceptuando unas cuantas menos estrictas destinadas a mantener la compatibilidad con los 386. La especificacin VL-Bus como tal, no establece lmites, ni superiores ni inferiores, en la velocidad del reloj, pero una mayor cantidad de conectores supone una mayor capacitancia, lo que hace que la fiabilidad disminuya a la par que aumenta la frecuencia. En la prctica, el VL-BUS no puede superar los 66 Mhz. Por este motivo, la especificacin VL-BUS original recomienda que los diseadores no empleen ms de tres dispositivos de bus local en sistemas que operan a velocidades superiores a los 33 Mhz. A velocidades de bus superiores, el total disminuye: a 40 Mhz solo se pueden incorporar dos dispositivos; y a 50 Mhz un nico dispositivo que ha de integrarse en la placa. En la prctica, la mejor combinacin de rendimiento y funciones aparece a 33 Mhz. Tras la presentacin del procesador Pentium a 64 bits, VESA comenz a trabajar en un nuevo estndar (VL-Bus versin 2.0). La nueva especificacin define un interface de 64 bits pero que mantienen toda compatibilidad con la actual especificacin VL-BUS. La nueva especificacin 2.0 redefine adems la cantidad mxima de ranuras VL-BUYS que se permiten en un sistema sencillo. Ahora consta de hasta tres ranuras a 40 Mhz y dos a 50 Mhz, siempre que el sistema utilice un diseo de baja capacitancia. En el nombre del bus VL queda de manifiesto que se trata de un bus local. De forma distinta al bus ISA ste se acopla directamente en la CPU. Esto le proporciona por un lado una mejora substancial de la frecuencia de reloj (de la CPU) y hace que dependa de las lneas de control de la CPU y del reloj. A estas desventajas hay que aadirle que no en todos los puntos estn bien resueltas las especificaciones del comit VESA, hecho que a la larga le llevar a que el xito del

bus VL se vea empaado por ello. En sistemas 486 econmicos se poda encontrar a menudo, pero su mejor momento ya ha pasado. 2.1.2 BUS DE DATOS Mueve los datos entre los dispositivos del hardware de Entrada como el teclado, el ratn, etc.; de salida como la Impresora, el Monitor; y de Almacenamiento como el Disco Duro, el Disquete o la Memoria-Flash. Estas transferencias que se dan a travs del Bus de Datos son gobernadas por varios dispositivos y mtodos, de los cuales el Controlador PCI, "Peripheral Component Interconnect", Interconexin de componentes Perifricos, es uno de los principales. Su trabajo equivale, simplificando mucho el asunto, a una central de semforos para el trfico en las calles de una ciudad. 2.1.3 BUS DE DIRECCIONES El Bus de Direcciones, por otra parte, est vinculado al bloque de Control de la CPU para tomar y colocar datos en el Sub-sistema de Memoria durante la ejecucin de los procesos de cmputo. Para el Bus de Direcciones, el "ancho de canal" explica as mismo la cantidad de ubicaciones o Direcciones diferentes que el microprocesador puede alcanzar. Esa cantidad de ubicaciones resulta de elevar el 2 a la 32 potencia. "2" porque son dos las seales binarias, los bits 1 y 0; y "32 potencia" porque las 32 pistas del Bus de Direcciones son, en un instante dado, un conjunto de 32 bits. Nos sirve para calcular la capacidad de memoria en el CPU. 2.1.4 BUS DE CONTROL Este bus transporta seales de estado de las operaciones efectuadas por la CPU. El mtodo utilizado por el ordenador para sincronizar las distintas operaciones es por medio de un reloj interno que posee el ordenador y facilita la sincronizacin y evita las colisiones de operaciones (unidad de control).Estas operaciones se transmiten en un modo bidireccional. 2.1.4 BUSES NORMALIZADOS Bus: Conjunto de lneas elctricas (tiras de metal sobre una placa de circuito impreso). Antes cada fabricante defina sus buses lo cual dificultaba mucho la comunicacin entre distintos componentes. Para facilitar la interaccin entre componentes de distintos fabricantes los buses se han normalizado. Siguen un estndar acordado previamente.

2.2 DIRECCIONAMIENTO
2.2.1 Modo real El modo real (tambin llamado modo de direccin real en los manuales de Intel) es un modo de operacin del 80286 y posteriores CPUs compatibles de la arquitectura x86. El modo real est caracterizado por 20 bits de espacio de direcciones segmentado (significando que solamente se puede direccionar 1 MB de memoria), acceso directo del software a las rutinas del BIOS y el hardware perifrico, y no tiene conceptos de proteccin de memoria o multitarea a nivel de hardware. Todos los CPUs x86 de las series del 80286 y posteriores empiezan en modo real al encenderse el computador; los CPUs 80186 y anteriores tenan solo un modo operacional, que era equivalente al modo real en chips posteriores. La arquitectura 286 introdujo el modo protegido, permitiendo, entre otras cosas, la proteccin de la memoria a nivel de hardware. Sin embargo, usar estas nuevas caractersticas requiri instrucciones de software adicionales no necesarias previamente. Puesto que una especificacin de diseo primaria de los microprocesadores x86 es que sean completamente compatibles hacia atrs con el software escrito para todos los chips x86 antes de ellos, el chip 286 fue hecho para iniciarse en modo real - es decir, en un modo que tena apagadas las nuevas caractersticas de proteccin de memoria, de modo que pudieran correr sistemas operativos escritos para microprocesadores ms viejos. Al da de hoy, incluso los ms recientes CPUs x86 se inician en modo real al encenderse, y pueden correr el software escrito para cualquier chip anterior. Los sistemas operativos DOS (MS-DOS, DR-DOS, etc.) trabajan en modo real. Las primeras versiones de Microsoft Windows, que eran esencialmente un shell de interface grfica de usuario corriendo sobre el DOS, no eran realmente un sistema operativo por s mismas, corran en modo real, hasta Windows 3.0, que poda correr tanto en modo real como en modo protegido. Windows 3.0 poda correr de hecho en dos sabores de modo protegido - el modo estndar, que corra usando modo protegido, y el modo mejorado 386, que adems usaba direccionamiento de 32 bits y por lo tanto no corra en un 286 (que a pesar de tener modo protegido, segua siendo un chip de 16 bits; los registros de 32 bits fueron introducidos en la serie 80386). El Windows 3.1 removi el soporte para el modo real, y fue el primer ambiente operativo de uso masivo que requiri por lo menos un procesador 80286 (no contando con el Windows 2.0 que no fue un producto masivo). Casi todos los sistemas operativos modernos x86 (Linux, Windows 95 y posteriores, OS/2, etc.) cambian el CPU a modo protegido o a modo largo en el arranque.

2.2.2 MODO PROTEGIDO El direccionamiento de memoria en modo protegido (a partir del 80286 y posteriores) permite acceder a datos y programas localizados por encima y dentro del primer megabyte de memoria. Para direccionar esta seccin extendida el sistema de memoria se requiere un cambio en el esquema de direccionamiento de segmento ms desplazamiento usado en el modo real. Cuando los datos y programa se direccionan la memoria extendida, se sigue utilizando la direccin de desplazamiento para acceder a la informacin en el segmento de memoria. Una diferencia consiste en la direccin del segmento ya que no existe en modo protegido. En lugar de una direccin de segmento, el registro de segmento contiene un selector que elige un descriptor de una tabla. El descriptor especifica la ubicacin del segmento en memoria, su longitud y sus derechos de acceso. Dado que el registro de segmento y la direccin de desplazamiento an acceden a la memoria, las instrucciones del modo protegido son idnticas a las de modo real. De hecho, la mayora de los programas escritos para funcionar en modo real funcionarn sin cambios en el modo protegido. La diferencia entre los dos modos es la forma en que el microprocesador interpreta el registro de segmento para acceder al segmento de memoria. Otra diferencia, en los 80386 y posteriores, es que en modo protegido la direccin de desplazamiento puede ser un nmero de 32 bits en vez de utilizar uno de 16 bits como en modo real. Es por esto que puede direccionar hasta 4 Gb de longitud. El selector, ubicado en el registro del segmento, elige uno de 8192 descriptores en una de las dos tablas de descriptores. El descriptor especifica la ubicacin, la longitud y los derechos de acceso del segmento de memoria, aunque no directamente como en el modo real. Por ejemplo, en el modo real, si CS=0008H, el segmento de cdigo inicia en la localidad 00080H. En modo protegido, este nmero de segmento puede direccionar cualquier localidad de memoria en todo el sistema para el segmento de cdigo. Existen dos tablas de descriptores utilizadas con los registros de segmentos: una contiene descriptores globales y otra, descriptores locales. Los descriptores globales contienen las definiciones de los segmentos que se aplican a todos los programas, mientras que los descriptores locales son generalmente exclusivos de una aplicacin. Podramos llamar descriptor de sistema a un descriptor global, y descriptor de aplicacin a uno local. Cada tabla de descriptores contendr 8192 entradas, por lo tanto una aplicacin podra disponer en cualquier momento de 16.384 descriptores. Puesto que un descriptor describe un segmento de memoria, esto permite que puedan ser descriptos hasta 16.384 segmentos de una aplicacin.

Descriptor del 80286 00000000 7 5 3 1 Derechos de Acceso Base (B15-B0) Limite (L15-L0) 00000000 Base (B23-B16) 6 4 2 0

Descriptor del 80386 al Pentium II G 7 5 3 1 BASE (B13-B24) Derechos de Acceso Base (B15-B0) Limite (L15-L0) Base (B23-B16) D O A V LIMITE (L19L16) 6 4 2 0

2.2.3 MODO REAL VIRTUAL Esta tcnica consiste en hacer creer al programa que dispone de ms memoria que la fsicamente disponible en RAM. Este artificio tiene sentido porque en ese momento (y actualmente), la memoria extendida era mayor que la fsicamente disponible en muchos sistemas, adems el disco duro era estndar en todos los equipos. Esta RAM ficticia se conoce como memoria virtual; una simulacin conocida de antiguo en el mundo de los mainframes, que fue introducida en la informtica personal a partir del 80286. Este procesador ya dispona de un controlador hardware para este menester, de forma que su manejo no significaba una gran sobrecarga para el Sistema. Su funcionamiento se basa en que cuando una aplicacin necesita ms espacio y la memoria fsica est agotada, el controlador de memoria virtual proporciona espacio auxiliar utilizando un fichero de intercambio (Swap file) situado en memoria externa (disco duro generalmente H2), donde se almacena la informacin que no cabe en la RAM El 80386 soporta la ejecucin de uno o ms programas diseados para el 8086, 8088, 80186 u 80188 en un entorno en modo protegido. Un programa de 8086 corre en este entorno como parte de una tarea V86 (virtual 8086). Bajo este modo de funcionamiento puede haber no slo varias tareas V86 ejecutndose simultneamente, sino que tambin se pueden ejecutar varias tareas en 80386.

Cada tarea se va a ejecutar en una mquina virtual como se coment en el captulo 1, que no interactuar con el resto de las mquinas virtuales. Este mecanismo de independencia entre las distintas tareas es ofrecida por el hardware 80386, ahora el programador se ha de preocupar por crear el software necesario para controlar correctamente cada una de estas mquinas virtuales. Todo este software que ayuda a implementar una mquina virtual se denomina monitor de V86. Una tarea V86 genera las direcciones de memoria como se hacen en el modo real (segmento*16 + desplazamiento), por tanto, se salta el mecanismo de segmentacin que ofrece el modo protegido a travs de la GDT, para generar las direcciones. Hay que mencionar que una tarea que fue diseada para el modo real del 8086 puede ejecutarse casi sin problemas en el modo V86. En algunos casos algn conjunto de instrucciones pueden diferir ligeramente la ejecucin en V86 y en modo real, por lo que un Multitasker ha de tener presencia de ello, a fin de evitar una ejecucin errnea de la tarea V86.

2.3 TEMPORIZACIN
2.3.1 RELOJ DE SISTEMA Todos los ordenadores, y por tanto los PC disponen de un oscilador a cuarzo (se suele distinguir en la placa base por su encapsulado metlico) que proporciona los pulsos de sincronismo a la CPU, a los buses, y al reloj del PC. El cuarzo es un material curioso para los fsicos, si se le golpea produce una pequea corriente elctrica, y si se le somete a una corriente elctrica vibra a una frecuencia funcin de sus dimensiones fsicas, a esta propiedad los fsicos le llaman piezoelctrica. Hay ms materiales en la naturaleza con esta propiedad, pero nos quedaremos con el cuarzo. Con un cristal de cuarzo se consigue un buen patrn de frecuencia, o de tiempo que es lo mismo (tiempo y frecuencia son dos magnitudes inversas la una de la otra) y adems de forma muy econmica, es por ello que los relojes digitales han sustituido poco a poco a los mecnicos. Sin embargo tiene un pequeo inconveniente, resulta que el cuarzo es muy sensible a los cambios de temperatura, pues a nadie se le escapa que la temperatura produce dilataciones y contracciones en los materiales, y ya hemos dicho que la frecuencia de oscilacin de un cuarzo depende de su tamao fsico. Para aplicaciones de precisin, los cristales de cuarzo se les hacen funcionar en un pequeo horno con la temperatura constante. La frecuencia del cristal de cuarzo utilizado en los PC's suele ser de 32,768 MHz, pero tiene poca importancia pues el cristal de cuarzo se le puede hacer trabajar en su modo fundamental o en algn sobre tono, adems de que la frecuencia puede dividirse o multiplicarse con facilidad A partir de una frecuencia de 100 MHz, que puede ser la de la memoria RAM, se divide por 12 y tenemos 8 MHz que es la del bus ISA, la dividimos por 3 y tenemos 33 MHz que es la del bus PCI y por ltimo la multiplicamos por 5 y tenemos 500 MHz que es la de la CPU. Cuando se hace overcloking se modifican los valores de los divisores y multiplicadores y nunca el reloj. En el PC hay que distinguir dos relojes:

El reloj de tiempo real (RTC Real Time Clock) o reloj hardware. El reloj virtual, reloj del sistema (System Clock) o reloj software.

El RTC est compuesto por un circuito contador ROM (Intel 8053 en los XT, Intel 8254 en los AT, Motorota MC14618, Dallas Semiconductors DS1285) que a partir de los impulsos de frecuencia del oscilador controlado por un cristal de cuarzo genera una interrupcin cada 54,936 ms (18,206 veces por segundo), otra rutina que los cuenta y una memoria CMOS donde se almacena el valor (14 registros con un total de50 Bytes: ao, mes, da, hora, minutos y segundos). El espacio restante de esta memoria alberga otras informaciones de la BIOS, todos estos valores se mantiene en la memoria gracias

a la pila o batera que incorporan todos los PC desde 1984 (Modelo AT, antes haba que teclear la hora cuando se arrancaba el PC).

El RTC funciona de forma continuada, gracias a la batera, est encendido o apagado el ordenador. El reloj del sistema lo mantiene el sistema operativo y se arranca en el momento que se enciende el ordenador toma la fecha y la hora del RTC y se para cuando se apaga el ordenador 2.3.2 RESET DEL SISTEMA Se conoce como reset a la puesta en condiciones inciales de un sistema. Este puede ser mecnico, electrnico o de otro tipo. Normalmente se realiza al conectar el mismo, aunque, habitualmente, existe un mecanismo, normalmente un pulsador, que sirve para realzar la puesta en condiciones inciales manualmente. En un ordenador o un sistema de transmisin de datos, se usa para restablecer los medios para eliminar cualquier error o la espera de los acontecimientos y llevar un sistema al estado normal o estado inicial suele ser de una manera controlada. Que normalmente se hace en respuesta a una condicin de error cuando es imposible o indeseable de una actividad de procesamiento y proceder a todos los mecanismos de recuperacin de errores no. Un equipo de almacenamiento de programa que normalmente realizar un "reset" si un tiempo de espera y recuperacin de errores de programas del tipo de reintentar o cancelar tampoco. La capacidad de un dispositivo electrnico para poder restablecer en caso de error o prdida anormal de energa es un aspecto importante de diseo de sistemas embebidos y programacin. Esta capacidad se puede observar la vida cotidiana con la electrnica, como un televisor, un equipo de audio o la electrnica de un coche, que son capaces de funcionar como se pretende una vez ms, incluso despus de haber perdido el poder de repente. Un repentino y extrao error con un dispositivo que puede a veces ser fijada por la eliminacin y restauracin de energa, haciendo que el dispositivo de restablecimiento. Algunos dispositivos, como reproductores multimedia porttiles, a menudo tiene un botn de reinicio, ya que son propensos a la congelacin o el bloqueo arriba. La falta de una adecuada capacidad de

restablecimiento de otro modo, posiblemente, podra hacer que el dispositivo despus de una intil prdida de potencia o mal funcionamiento. Un restablecimiento se realiza por reiniciar el software del sistema sin reiniciar el hardware 2.3.3 ESTADOS DE ESPERA Cuando se conectan tarjetas de la PC, un problema comn es igualar la velocidad de los ciclos del bus con la de las tarjetas. Es comn que una tarjeta sea ms lenta que el bus. As, El bus de la PC esta diseado para resolver este problema. La seal ready del bus se puede usar para extender la longitud del ciclo del bus para igualar una tarjeta lenta o para el bus del sistema hasta que se sincronice con el ciclo de la tarjeta. Los ciclos del bus 8088 normalmente son de cuatro pulsos y se describen por T1 hasta T4. En algunos ciclos el hardware dela PC, automticamente inserta un pulso ocioso extra llamado TW. La seal ready se usa para insertar estados nuevos o adicionales de espera. Debido a que los diferentes ciclos del bus requieren distintos tiempos, la seal ready se debe controlar de manera diferente. El hardware de la PC no inserta estados de espera en los ciclos de lectura o escritura a memoria, sino que esto lo hace la tarjeta usando la seal ready.

2.4 INTERRUPCIONES DE HARDWARE Las interrupciones hardware son producidas por varias fuentes, por ejemplo del Teclado, cada vez que se presiona una tecla y se suelta se genera una interrupcin. Otras interrupciones son originadas por el reloj, la impresora, el puerto serie, el disco, etctera. Una interrupcin de tipo hardware es una seal elctrica producida por un dispositivo fsico del ordenador. Esta seal informa a la CPU que el dispositivo requiere su atencin. La CPU parar el proceso que est ejecutando para atender la interrupcin. Cuando la interrupcin termina, la CPU reanuda la ejecucin en donde fue interrumpida, pudiendo ejecutar el proceso parado originalmente o bien otro proceso. 2.4.1 ENMASCARABLE Una interrupcin enmascarable tiene la caracterstica que si el microprocesador ejecuta una instruccin de deshabilitar interrupcin, (DI), cualquier seal de control en la lnea de interrupcin ser ignorado o enmascarada (masked out). El procesador se mantendr sin hacer caso a la lnea de la interrupcin enmascarable (EI) sea ejecutada. Las interrupciones ordinarias INT tambin pueden ser enmascaradas selectivamente por el programador. Haciendo uso de los flip flops IFF1 y IFF2 a 1 las interrupciones son autorizadas. Ponindolas a cero (mascarndolos) se prevendr la deteccin de INT. La instruccin EI es usada para habilitarlas y DI para deshabilitarlas. IFF1 y IFF no son puestos en 1 simultneamente durante la ejecucin de las instrucciones EI y DI, las interrupciones son deshabilitadas para prevenir cualquier prdida de informacin. Para que el microprocesador acepte esta interrupcin, deben de cumplirse las siguientes condiciones: 1- Que las interrupciones hayan sido habilitadas previamente. 2- Que la entrada Busreq no est activa. 3- Que la entrada NMI no est activa. En la operacin normal del Z80 examina la entrada INT en la subida de reloj en el ltimo estado del ltimo ciclo de mquina de cada instruccin y despus en cada transferencia o comparacin de bloques o entrada y salida de bloques. Cuando la entrada est en 0 lgico y se cumplen todas las condiciones, el microprocesador inicia un ciclo especial de respuesta a la interrupcin (interrupt acknowledge) para avisar al dispositivo que su interrupcin fue aceptada. Durante este ciclo de mquina se activa la seal M1, pero para distinguirlo de un ciclo normal de lectura de cdigo de operacin, la seal IOREQ se activa en lugar de la seal Mreq y la seal RD permanece inactiva. IOREQ se utiliza para indicar al dispositivo que puede colocar una palabra de 8 bits en el bus de datos. Este byte le proporciona al

microprocesador informacin de la direccin en que se encuentra la subrutina de servicio a donde se transferir el control. Esta informacin vara dependiendo de la interrupcin. Adems, durante la interrupcin el contenido del PC no se altera y permanece con el ltimo valor que tena antes de la interrupcin. 2.4.2 NO-ENMASCARABLE Una interrupcin no enmascarable causa que la CPU deje lo que est haciendo, cambie el puntero de instruccin para que apunte a una direccin particular y contine ejecutando el cdigo de esa direccin. Se diferencia de los otros tipos de interrupcin en que los programadores no pueden hacer que la CPU las ignore, aunque algunos ordenadores pueden por medios externos bloquear esa seal, dando un efecto similar al resto de las interrupciones. Al no poderse desactivar son empleadas por dispositivos para los que el tiempo de respuesta es crtico, como por ejemplo el coprocesador matemtico Intel 8087 en el IBM PC, el indicador de batera baja, o un error de paridad que ocurra en la memoria. En algunos ordenadores Clnicos (ordenador que se monta a partir de diferentes marcas) las interrupciones no enmascarables se usaban para manejar las diferencias entre su hardware y el original de IBM. As, si se intentaba acceder a uno de estos dispositivos se lanzaba una interrupcin no enmascarable y la BIOS ejecutaba el cdigo para el hardware presente en la mquina. Tambin se podan lanzar interrupciones no enmascarables por el usuario, permitiendo interrumpir el programa actual para permitir la depuracin. En este caso al lanzarse una interrupcin no enmascarable se suspenda la ejecucin del programa actual y el control se transfera a un depurador para que el programador pudiera inspeccionar el estado de la memoria, los registros, etc. Estas instrucciones no enmascarables eran lanzadas de diferentes maneras, como pulsando un botn, por medio de una combinacin de teclas o por medio de un programa. En juegos, se produca una instruccin no enmascarable y se interrumpa el juego, de esta manera se podan conseguir vidas extras por ejemplo modificando el rea de memoria donde se guardaban las vidas restantes.

2.5 ACCESO DIRECTO A MEMORIA


El acceso directo a memoria (DMA, del ingls Direct Memory Access) permite a cierto tipo de componentes de ordenador acceder a la memoria del sistema para leer o escribir independientemente de la CPU principal. Muchos sistemas hardware utilizan DMA, incluyendo controladores de unidades de disco, tarjetas grficas y tarjetas de sonido. DMA es una caracterstica esencial en todos los ordenadores modernos, ya que permite a dispositivos de diferentes velocidades comunicarse sin someter a la CPU a una carga masiva de interrupciones. 2.5.1 SISTEMA DE VIDEO Nmero de imgenes por segundo Velocidad de carga de las imgenes: nmero de imgenes por unidad de tiempo de vdeo, para viejas cmaras mecnicas cargas de seis a ocho imgenes por segundo (fps) o 120 imgenes por segundo o ms para las nuevas cmaras profesionales. Los estndares PAL y SECAM especifican 25 fps, mientras que NTSC especifica 29,97 fps. El cine es ms lento con una velocidad de 24fps, lo que complica un poco el proceso de transferir una pelcula de cine a video. Para lograr la ilusin de una imagen en movimiento, la velocidad mnima de carga de las imgenes es de unas quince imgenes por segundo.

Entrelazado El video puede ser entrelazado o progresivo. El entrelazado fue inventado como un mtodo de lograr una buena calidad visual dentro de las limitaciones de un estrecho ancho de banda. Las lneas entrelazadas de cada imagen estn numeradas consecutivamente y divididas en dos campos: el campo impares (campo superior), que consiste en las lneas de los nmeros impares y el campo pares (casilla inferior), que consiste en las lneas de los nmeros pares. NTSC, PAL y SECAM son formatos entrelazados. Las especificaciones abreviadas de la resolucin de video a menudo incluyen una i para indicar entrelazado. Por ejemplo, el formato de video PAL es a menudo especificado como 576i50, donde 576 indica la lnea vertical de resolucin, i indica entrelazado, y el 50 indica 50 campos (la mitad de imgenes) por segundo. En los sistemas de barrido progresivo, en cada perodo de refresco se actualizan todas las lneas de exploracin. El resultado es una mayor percepcin de la resolucin y la falta de varios artefactos que pueden formar parte de una imagen estacionaria aparentemente en movimiento o que parpadea. Un procedimiento conocido como desentrelazado puede ser utilizado para transformar el flujo entrelazado, como el analgico, el de DVD, o satlite, para ser procesado por los dispositivos de barrido progresivo, como el que se establece en los televisores TFT, los proyectores y los paneles de plasma. El desentrelazado no puede, sin embargo, producir una calidad de video equivalente al material de barrido progresivo real.

- Resolucin de video El tamao de una imagen de video se mide en pxeles para video digital, o en lneas de barrido horizontal y vertical para video analgico. En el dominio digital, (por ejemplo DVD) la televisin de definicin estndar (SDTV) se especifica como 720/704/640 480i60 para NTSC y 768/720 576i50 para resolucin PAL o SECAM. Sin embargo, en el dominio analgico, el nmero de lneas de barrido sigue siendo constante (486 NTSC/576 PAL), mientras que el nmero de lneas horizontal vara de acuerdo con la medicin de la calidad de la seal: aproximadamente 320 pxeles por lnea para calidad VCR, 400 pxeles para las emisiones de televisin, y 720 pxeles para DVD. Se conserva la relacin de aspecto por falta de pxeles cuadrados.
Espacio de color y bits por pxel El nombre del modelo del color describe la representacin de color de vdeo. El sistema YIQ se utiliz en la televisin NTSC. Se corresponde estrechamente con el sistema YUV utilizado en la televisin NTSC y PAL; y con el sistema Y Db Dr utilizado por la televisin SECAM. El nmero de colores distintos que pueden ser representados por un pixel depende del nmero de bits por pixel (bpp). Una forma de reducir el nmero de bits por pxel en vdeo digital se puede realizar por sub-muestreo de croma (por ejemplo, 4:4:4, 4:2:2, 4:2:0).

Mtodo de compresin de video (slo digital) Se usa una amplia variedad de mtodos para comprimir secuencias de video. Los datos de video contienen redundancia temporal y espacial, lo que hace que las secuencias de video sin comprimir sean extremadamente ineficientes. En trminos generales, se reduce la redundancia espacial registrando diferencias entre las partes de una misma imagen (frame); esta tarea es conocida como compresin intraframe y est estrechamente relacionada con la compresin de imgenes. As mismo, la redundancia temporal puede ser reducida registrando diferencias entre imgenes (frames); esta tarea es conocida como compresin interframe e incluye la compensacin de movimiento y otras tcnicas. Los estndares modernos ms comunes son MPEG-2, usado para el DVD y la televisin por satlite, y MPEG-4 usado para los sistemas de video caseros.

- Tasa de bits (slo digital) La tasa de bits es una medida de la tasa de informacin contenida en un flujo o secuencia de video. La unidad en la que se mide es bits por segundo (bit/s o bps) o tambin Megabits por segundo (Mbit/s o Mbps). Una mayor tasa de bits permite mejor calidad de video. Por ejemplo, el Video CD, con una tasa de bits de cerca de 1Mbps, posee menos calidad que un DVD que tiene una tasa de alrededor de 20Mbps. La VBR (Variable Bit Rate Tase de Bits Variable) es una estrategia para maximizar la calidad visual del video y minimizar la tasa de bits. En las escenas con movimiento rpido, la tasa variable de bits usa ms bits que los que usara en escenas con movimiento lento pero de duracin similar logrando una calidad visual consistente. En los casos de video streaming en tiempo real y sin buffer, cuando el ancho de banda

es fijo (por ejemplo en videoconferencia emitida por canales de ancho de banda constante) se debe usar CBR (Constant Bit Rate Tasa de Bits Constante). 2.5.2 SISTEMAS DE DISCO Discos IDE. Son los orientados normalmente al consumo domstico. Existen dos tcnicas de acceso a estos discos. Son los modos PIO y los modos DMA. Tcnicas de acceso I/O Modos PIO: En los discos antiguos, el acceso a disco se haca mediante tcnicas PIO (Program Input/Output). Estos tipos de acceso, implican mucho trabajo a la CPU (constantemente interrogando a los puertos de comunicaciones con el disco), y poca velocidad de transferencia, ya que lo mximo que poda traerse la CPU es de dos en dos bytes del disco por cada operacin PIO. Los modos PIO son de PIO 1 a PIO 4, siendo el ms rpido este ltimo. 2.5.3 OTRAS APLICACIONES Modos DMA. Evidentemente el modo anterior queda obsoleto desde el momento en que las tecnologas de las placas madre y de los buses de las placas madre, permiten la tcnica del bus mastering. Esta tcnica consiste en que el dispositivo puede tomar el control del bus desconectando del bus a la CPU y durante esa fraccin de tiempo hacer llegar datos a la memoria del ordenador de una manera masiva. En ese momento el procesador est inoperativo, pero la velocidad de transferencia conseguida por la electrnica del disco y de la controladora supera con creces la parada de la CPU. Dispositivos ATA/ATAPI Windows XP habilita por defecto el modo DMA en la mayora de los dispositivos ATA / ATAPI, pero para asegurar la estabilidad del sistema cuando encuentra un nmero grande de errores (ms de seis) durante la transferencia de datos, seleccionar el modo PIO. Dispositivos en modo DMA En dispositivos ATAPI, excepto DVD y CD-RW Windows XP habilita por defecto el modo PIO en CD-ROM y dispositivos removibles como los magnetopticas. Podemos habilitar el DMA a travs del administrador de dispositivos. Windows XP habilita por defecto el DMA en ATAPI DVD y CD-RW/CD-R.