Temporizadores y Osciladores

Estos nos sirven para determinar el tiempo en la que se ejecutara determinada función, son los
encargados de excitar CI contadores, microcontroladores entre otros, ya que los pulsos que produce
(llamados pulsos de reloj) hacen que el CI cambie de un estado a otro.

Por ejemplo si necesito que un contador funcione, necesito ponerle estos pulsos de reloj, la frecuencia de
estos pulsos se puede variar dependiendo de si el temporizador lo permite.

LM555
Hay de varios tipos, el más utilizado al estudiar electrónica es el temporizador estándar con LM555 ya
que aunque no nos permite alcanzar frecuencias altas, es muy flexible y muy económico, puede ser
multivibrador (o sea en estado siempre oscilando) o monoestable (tendrá un solo pulso de reloj cuando
se active)

Sus pines son descritos a continuación:

 GND (normalmente la 1): es el polo negativo de la alimentación, generalmente tierra.

 Disparo (normalmente la 2): Es en esta patilla, donde se establece el inicio del tiempo de
retardo, si el 555 es configurado como monostable. Este proceso de disparo ocurre cuando este
pin va por debajo del nivel de 1/3 del voltaje de alimentación. Este pulso debe ser de corta
duración, pues si se mantiene bajo por mucho tiempo la salida se quedará en alto hasta que la
entrada de disparo pase a alto otra vez.
 Salida (normalmente la 3): Aquí veremos el resultado de la operación del temporizador, ya sea
que esté conectado como monostable, astable u otro. Cuando la salida es alta, el voltaje será el
voltaje de alimentación (Vcc) menos 1.7 Voltios. Esta salida se puede obligar a estar en casi 0
voltios con la ayuda de la patilla de reset (normalmente la 4).
 Reset (normalmente la 4): Si se pone a un nivel por debajo de 0.7 Voltios, pone la patilla de
salida a nivel bajo. Si por algún motivo esta patilla no se utiliza hay que conectarla a Vcc para
evitar que el 555 se "resetee".
 Control de voltaje (normalmente la 5): Cuando el temporizador se utiliza en el modo de
controlador de voltaje, el voltaje en esta patilla puede variar casi desde Vcc (en la práctica como
Vcc -1 voltio) hasta casi 0 V (aprox. 2 Voltios). Así es posible modificar los tiempos en que la
salida está en alto o en bajo independiente del diseño (establecido por las resistencias y
condensadores conectados externamente al 555). El voltaje aplicado a la patilla de control de
voltaje puede variar entre un 45 y un 90 % de Vcc en la configuración monostable. Cuando se
utiliza la configuración astable, el voltaje puede variar desde 1.7 voltios hasta Vcc. Modificando el
voltaje en esta patilla en la configuración astable causará la frecuencia original del astable sea
modulada en frecuencia (FM). Si esta patilla no se utiliza, se recomienda ponerle un
condensador de 0.01μF para evitar las interferencias.
 Umbral (normalmente la 6): Es una entrada a un comparador interno que tiene el 555 y se utiliza
para poner la salida a nivel bajo.
 Descarga (normalmente la 7): Utilizado para descargar con efectividad el condensador externo
utilizado por el temporizador para su funcionamiento.
 V+ (normalmente la 8): También llamado Vcc, alimentación, es el pin donde se conecta el voltaje
de alimentación que va de 4.5 voltios hasta 16 voltios (máximo). Hay versiones militares de este
integrado que llegan hasta 18 Voltios.
Oscilador Integrado con 555

Mono estable

CRISTAL DE CUARZO
El cristal de cuarzo es un oscilador que solamente necesita ser excitado por un pulso para continuar
oscilando él solo, es muy frecuentemente solo utilizado en microcontroladores y algunos CI CMOS ya
que los sencillos CI TTL no soportan frecuencias demasiado altas.
Hay de varias frecuencias desde 4MHZ hasta 20MHZ, y vienen empaquetados en pequeños dispositivos
de 2 pines, 3 pines  y 4 pines.

Para conectar el Cristal de 2 pines es necesario simplemente colocar el cristal entre los pines CLK IN y
CLK OUT del CI que estemos usando, este no tiene polaridad por lo que no importa de qué lado
conectemos el CLK IN y CLK OUT.
Para conectar el Cristal de 4 pines es necesario identificar un pin que tenga un circulo negro dibujado
sobre el mismo, ya que este PIN es NC(No conection), el pin GND y los restantes van conectados al CLK
IN y CLK OUT, sino se conectan correctamente el cristal e inclusive el microcontrolador podrían resultar
dañados.
Por tal motivo es recomendable utilizar Cristales de 2 pines

Flip Flops

Un biestable (flip-flop en inglés), es un multivibrador capaz de permanecer en uno de dos estados

posibles durante un tiempo indefinido en ausencia de perturbaciones. 1 Esta característica es
ampliamente utilizada en electrónica digital para memorizar información. El paso de un estado a
otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se
dividen en:

 Asíncronos: sólo tienen entradas de control. El más empleado es el biestable RS.

 Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj.

Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso

contrario asíncronas. Por lo general, las entradas de control asíncronas prevalecen sobre las
síncronas.

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de
bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de
los activos por flancos los tipos JK, T y D.

Los biestables síncronos activos por flanco (flip-flop) se crearon para eliminar las deficiencias de
los latches (biestables asíncronos o sincronizados por nivel).

Biestable RS
Descripción
Cronograma del biestable RS.

Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales

permiten al ser activadas:

 R: el borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.

 S: el grabado (set en inglés), puesta a 1 ó nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la
última operación de borrado o grabado. En ningún caso deberían activarse ambas entradas a la
vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a
bajo, si el flip-flop está construido con puertas NOR, o a alto, si está construido con puertas NAND.
El problema de que ambas salidas queden al mismo estado está en que al desactivar ambas
entradas no se podrá determinar el estado en el que quedaría la salida. Por eso, en las tablas de
verdad, la activación de ambas entradas se contempla como caso no deseado (N. D.).

Biestable RS (Set Reset) asíncrono

Sólo posee las entradas R y S. Se compone internamente de dos puertas lógicas NAND o NOR,
según se muestra en la siguiente figura:
Biestables RS con puertas NOR (a), NAND (c) y sus símbolos normalizados respectivos (b) y (d).

Tabla de verdad biestable RS

R S Q (NOR) Q' (NAND)

0 0 q N. D.

0 1 1 0

1 0 0 1

1 1 N. D. q

N. D.= Estado no deseado q= Estado de memoria

Biestable RS (Set Reset) síncrono

Circuito Biestable RS síncrono a) y esquema normalizado b).

Además de las entradas R y S, posee una entrada C de sincronismo cuya misión es la de permitir o
no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo de un biestable
síncrono a partir de una asíncrona, junto con su esquema normalizado:

Su tabla de verdad es la siguiente:

Tabla de verdad biestable RS

 C R S Q (NOR)

0 X X q

1 0 0 q

1 0 1 1

1 1 0 0

1 1 1 N. D.

X=no importa

Biestable D (Data o Delay)

Símbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida.

El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de datos (1 o 0). Si se
añade un inversor a un flip-flop S-R obtenemos un flip-flop D básico. El funcionamiento de un
dispositivo activado por el flanco negativo es, por supuesto, idéntico, excepto que el disparo tiene
lugar en el flanco de bajada del impulso del reloj. Recuerde que Q sigue a D en cada flanco del
impulso de reloj.

Para ello, el dispositivo de almacenamiento temporal es de dos estados (alto y bajo), cuya salida
adquiere el valor de la entrada D cuando se activa la entrada de sincronismo, C. En función del
modo de activación de dicha entrada de sincronismo, existen dos tipos:

 Activo por nivel (alto o bajo), también denominado registro o cerrojo (latch en inglés).
 Activo por flanco (de subida o de bajada).
La ecuación característica del biestable D que describe su comportamiento es:

y su tabla de verdad:

D Q Qsiguiente

0 X 0

1 X 1

X=no importa

Esta báscula puede verse como una primitiva línea de retardo o una retención de orden cero (zero
order hold en inglés), ya que los datos que se introducen, se obtienen en la salida un ciclo de reloj
después. Esta característica es aprovechada para sintetizar funciones de procesamiento digital de
señales (DSP en inglés) mediante la transformada Z.

Ejemplo: 74LS74

Biestable T (Toggle)

Símbolo normalizado: Biestable T activo por flanco de subida.

Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T cambia de estado

("toggle" en inglés) cada vez que la entrada de sincronismo o de reloj se dispara mientras la entrada
T está a nivel alto. Si la entrada T está a nivel bajo, el biestable retiene el nivel previo. Puede
obtenerse al unir las entradas de control de un biestable JK, unión que se corresponde a la entrada
T. No están disponibles comercialmente.

La ecuación característica del biestable T que describe su comportamiento es:

y la tabla de verdad:
 T Q Qsiguiente

0 0 0

0 1 1

1 0 1

1 1 0

Biestable JK
Es versátil y es uno de los tipos de flip-flop más usados. Su funcionamiento es idéntico al del flip-
flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia está en que el
flip-flop J-K no tiene condiciones no válidas como ocurre en el S-R.

Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo), cuyas
entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:

 J: El grabado (set en inglés), puesta a 1 ó nivel alto de la salida.

 K: El borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la
última operación de borrado o grabado. A diferencia del biestable RS, en el caso de activarse
ambas entradas a la vez, la salida adquirirá el estado contrario al que tenía.

La ecuación característica del biestable JK que describe su comportamiento es:

Y su tabla de verdad es:

J K Q Qsiguiente

0 0 0 0

0 0 1 1

0 1 X 0

1 0 X 1
 1 1 0 1

1 1 1 0

X=no importa

Una forma más compacta de la tabla de verdad es (Q representa el estado siguiente de la salida en
el próximo flanco de reloj y q el estado actual):

J K Q

0 0 q

0 1 0

1 0 1

1 1

El biestable se denomina así por Jack Kilby, el inventor de los circuitos integrados en 1958, por lo

cual se le concedió el Premio Nobel en física de 2000.

Biestable JK activo por flanco[

Símbolos normalizados: Biestables JK activo a) por flanco de subida y b) por flanco de bajada

Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya misión es la de
permitir el cambio de estado del biestable cuando se produce un flanco de subida o de bajada,
según sea su diseño. Su denominación en inglés es J-K Flip-Flop Edge-Triggered. De acuerdo con
la tabla de verdad, cuando las entradas J y K están a nivel lógico 1, a cada flanco activo en la
entrada de reloj, la salida del biestable cambia de estado. A este modo de funcionamiento se le
denomina modo de basculación (toggle en inglés).