314723, 22:15 Parcial - Escenario 4 Fecha de entrega 4 de abr en 23:55 Disponible 1 de abr en 0:00 - 4 de abr en 23:55 Intentos permitidos 2 Instrucciones Puntos 75 Preguntas 15 Limite de tiempo 90 minutos Apreciado estudiante, presenta tus eximenes como SERGIO EL ELEFANTE, quien con honestidad, use su sabiduria para mejorar cada dia. Lee detenidamente las siguientes indicaciones y minimiza inconvenientes: 1. Tiene: intentos para rrollar 7. Solo puedes recurrir al segundo Wevauscen p tents en cas de un prob . nologic 2, Si respondiste uno de los intentos 8, Situ cxamen incluye preguntas r no. seran ie, ya que stor. we \6eico "puedo brindorte lo antes posbie, ina respucst 10. Podrés verificar la solucién de ty ‘inicoments iguientes al cerre podra sér calficado, 6.El tiempo maxima que tienes para resolver cada de 90 {Confiamos en que sigas, paso a paso, en el camino hacia la excelencia académica! Das tu palabre de que reelizaras esta actividad asumiendo de corazén nuestro PACTO DE HONOR » Historial de intentos hitpspolinstructure.comicourses!53246/quizzes/123408 Parcial-Escenar 4: PRIMER BLOQUE-TEORICO-PRACTICO - VIRTUAL/SISTEMAS DIGITALES Y ENSAMBLADORES/(GR. ane214723,22:5__Parial- Eacenaro 4: PRIMER BLOQUE-TEORICO-PRACTICO - VIRTUAL/SISTEMAS DIGITALES Y ENSAMBLADORES (GR. Intento Hora Puntaje MAS RECIENTE Intento 1 28 minutos 75 de 75 @ Las respuestas correctas estarén disponibles del 4 de abr en 23:55 al 5 de abr en 23:55. Puntaje para este intento: 75 de 75 Entregado el 3 de abr en 22:15 Este intento tuvo una duracién de 28 minutos Pregunta 1 515 pts iCual de las siguientes expresiones booleanas es la que expresa correctamente el circuito que se presenta a continuacién? : (A+B) (BC+CD) ABC ABC ABC! Pregunta 2 5/5 pts hitps pol instructure.comicoursesI53246/quizzes!123408 ane314723, 22:15 Parcial-Escenari 4: PRIMER BL OQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES Y ENSAMBLADORES/GR Un sumador completo es un tipo de circuito combinacional, que recibe, ademas de los operandos de entrada, un bit de acarreo de entrada (Cin), proveniente de otra suma previa. El siguiente circuito sumador se utiliza en un sumador de 8 bits, > B/O} Cin|O} i En su operacién, el sumador recibe los siguientes datos: A=1, B=0 y Cin= , el resultado en la salida deberia ser: Cout = 0. Cout = 0. hitps pol instructure.comicoursesI53246/quizzes!123408 ane314723, 22:15 Parcial-Escenari 4: PRIMER BL OQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES Y ENSAMBLADORES/GR Pregunta 3 515 pts La combinacién de compuertas légicas permite obtener nuevas compuertas compuestas, tal es el caso de las compuertas NAND, NOR, XOR y XNOR, Dependiendo del problema, es posible escoger una combinacién de compuertas que faciliten la solucién del mismo. Las puertas de un vagén de tren cuentan con sensores que permiten verificar si una persona u objeto las obstruyen. Cada uno de estos sensores funcionan de la siguiente manera: + Hay un emisor de luz infrarroja en un extremo y un receptor en el otro. + Si el espacio esta vacio, el receptor recibe la luz infrarroja que cruza de un extremo a otro y se genera una sefial en ALTO. + Cuando algo interrumpe el paso de la luz, el sensor no la detecta y genera una sefial en BAJO. Se desea que cuando el conductor del tren mande la sefial para cerrar puertas, el sistema detecte si hay obstrucciones. De ser asi, se activa una sefial de alarma (Que requiere un nivel ALTO para encenderse). De acuerdo al montaje descrito, usted propondria: Utilizar una com nen ALTO. las sefiales Usar la logica de una XOR, p ra detectar que las diferentes puerta: estén o no obstruidas. hitpspolinstructure.comicourses!53246/quizzes/123408 ane314723, 22:15 Parcial-Escenari 4: PRIMER BL OQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES Y ENSAMBLADORES/GR Hacer el montaje con una compuerta NAND, para tener una salida en bajo si no hay obstrucciones. La compuerat NAND es adecuada, pues no sélo verifica que todos los sensores indiquen la ausencia de obstrucciones, sino que su salida es un nivel BAJO cuando esto sucede, lo cual no activaria la alarma Utilizar l6g ativa-AND. una compuerta ne, Pregunta 4 5/5 pts Los circuitos combinacionales ven sus salidas afectadas directamente por los valores en las entradas. La relacién entre las entradas y las salidas de un circuito combinacional se pueden analizar mediante sus tablas de verdad. Dado el siguiente circuito combinacional: [a] Po =o bo-+@) Es posible afirmar que su funcionamiento es equivalente al de Una compuerta XOR Se trata finalmente de una compuerta XOR. Antes de la compuerta NOT cercana a la salida, funciona como una XNOR, pero esa negacién al final la vuelve una XOR. Es decir que, para este circuito, si las dos entradas son iguales, la salida es 0. Si las dos entradas son diferentes, la salida es 1. Una compuerta XNOR. hitps pol instructure.comicoursesI53246/quizzes!123408 518314723, 22:15 Parcial-Escenari 4: PRIMER BLOQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES ISAMBLADORES-{GR, Una compuerta OR Una com jativa-O! Pregunta 5, 515 pts {Cudl de las siguientes afirmaciones es falsa? ‘a compuerta AND funciona como una multiplicacién légica, donde si hay un 0 en la entrada la salida es 0. La compuerta NOT permite invertir el valor de una o mas variables en sus entradas. de sus a compuerta OR hi una suma légica, donde si cual entradas es 1, la jaes 1 Las compuertas AND, OR y NOT permiten gene di ar cualquier otro tipo puer Pregunta 6 5/5 pts El uso de la ldgica booleana tiene aplicaciones mas alla de los circuitos digitales, por ejemplo cuando nos encontramos con situaciones que requieren la toma de decisiones y el uso de condicionales. Una mama le dice a su hijo: "Vamos a comer postre, puedes escoger entre helado o brownie, pero no puedes comer los dos al tiempo”. Obviamente no comer postre no es una opcién en este caso. hitps pol instructure.comicoursesI53246/quizzes!123408 ane314723, 22:15 Si usted tuviera que trasladar esta situacién a un circuito digital utiizando compuertas légicas, usarfa Una compuerta NAND, pues la mama le dice que no puede comer dos cosas a la vez. Una compuerta OR, porque si el nifio come un postre o el otro estaria umpliendo con la condicién mite simluar la situ Jna compuerta XNOR, que impli uni n en la que se ola otra uni men Una compuerta XOR, pues es la que se activa Unicamente cuando las dos entradas son diferentes. La compuerta XOR es la adecuada, pues tiene en cuenta que se puede solo una de las dos opciones. Pregunta 7 515 pts Un sistema de control cuenta con un sensor de temperatura que se utilizara para medir dicha variable en el tiempo. La sefial de los sensores es un valor de voltaje y tiene la siguiente forma: hitps pol instructure.comicoursesI53246/quizzes!123408 Parcial-Escenari 4: PRIMER BL OQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES Y ENSAMBLADORES/GR 71814123, 22:15 Parcial-Escenar 4: PRIMER BLOQUE-TEORICO-PRACTICO - VIRTUAL/SISTEMAS DIGITALES Y ENSAMBLADORES-(GR. Temperatura De acuerdo con la informacién recibida por los sensores, es posible afirmar que: La sefial es analégica y req Circuito digital. La sefial es de tipo analégico, al ser continua en el tiempo. Para ‘su uso en un circuito digital es necesario pasarla por un conversor anélogo/digital y procesarla para convertirla en un dato ario. La sefial es de tipo digital y puede ser usada en un circuito TTL. Como la sefial tiene un voltaje mayor a 1,5 voltios y menor a 5 voltios, es compatible con la tecnologia TTL. La sefial es digital, pero requiere que se baje su nivel entre 0 y 1 voltio. para usarla como binario. Pregunta 8 515 pts hitps pol instructure.comicoursesI53246/quizzes!123408 ane314723, 22:15 hitps pol instructure.comicoursesI53246/quizzes!123408 Parcial-Escenari 4: PRIMER BL OQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES Y ENSAMBLADORES/GR La paridad es un método de deteccién de errores muy utilizado, debido ala facilidad de su implementacién. Tanto el emisor como el receptor deben estar de acuerdo en cuanto al método de deteccién para poder verificar que la informacién sea recibida correctamente. Con el fin de recibir un mensaje utilizando el método de paridad impar, se debe verificar si un circuito digital esta disefiado para funcionar con el protocolo del emisor. Usted tiene conocimiento que el circuito implementado en el receptor es el siguiente: Sabiendo que la salida de ERROR se debe activar cuando haya un error en la paridad, usted deberd entonces: ficar el circuito, pues no es det tor de paridad, sino ador de paric puerta XNOR por una XOR, de tal manera que el bit de d no active la salida de error. El circuito esta bien asi como esta montado, pues detecta la paridad impar. Al invertir la salida con la compuerta XNOR, el circuito sirve para detectar paridad impar. Si se quita la negacién, detecta paridad par. XNOR. Se deben cambiar tor ane314723, 22:15 Parcial-Escenari 4: PRIMER BLOQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES ISAMBLADORES-{GR, Pregunta 9 5/5 pts Los circultos combinacionales se pueden representar de acuerdo a la siguiente figura. m entradas n salidas oe ——>| : Circuito ——— > Logico conbinacional —>! |. mal | En esta se puede ver la relacién entre entradas y salidas, asi como la realimentacién de las salidas en las entradas, que es posible en un circuito de este tipo. Se esta disefiando un sistema digital utiizando légica combinacional, para lo cual le hacen entrega de un listado de requerimientos. De acuerdo con el siguiente listado, zcudll de los siguientes requerimientos no es realizable mediante légica combinacional? 2 Informacion que hay en 9 dirigir hacia un pectiv puerto y un ENA Si ol usuario cambia la direccién de seleccién, se deberd guardar la informacién disponible en el bus de datos hasta que oprima nuevamente el ENABLE, mediante una realimentacién de la salida a la entrada hitps pol instructure.comicourses!53246/quizzes!123408 sone314723, 22:15 Parcial-Escenari 4: PRIMER BLOQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES ISAMBLADORES-{GR, Esta situacién no se puede realizar con légica combinacional, pues requiere un almacenamiento 0 memoria. Una vez los datos cambien en la entrada, se verd reflejado el cambio en la salida, ta en el s del a informacién dist de datos se podré direccionar hacia diferer sistema di La informacion que llegue a la tarjeta je visualizaci n, ebe! decuado para ser mostrada en una matriz de convertirse a un cédigo EI Pregunta 10 515 pts Los multiplexores, ademas de ser usados para la seleccién de datos, pueden funcionar como generadores de funciones ldgicas. Partiendo de una tabla de verdad, se seleccionan los mintérminos y se ponen a un nivel de voltaje ALTO. Las demas entradas se ponen en bajo. De esta manera, al poner en las entradas de seleccién la combinacién adecuada, se puede ver el resultado en la salida. Para el siguiente circuito (asumiendo que las entradas y salidas estan numeradas de arriba abajo) hitps pol instructure.comicourses!53246/quizzes!123408 a8314723, 22:15 Parcial-Escenari 4: PRIMER BL OQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES Y ENSAMBLADORES/GR 2.Qua valor hay en las salidas? YO esti yY1 estéen 1 Yo esté ty Y1 esta en 0. Yo esta en Oy Y1 esté en 1 EI multiplexor tiene la entrada de seleccién en 10, por lo tanto se toma la tercera entrada de arriba hacia abajo, que esté en ALTO. ‘Aunque YO esté en 0 al no estar seleccionada en el demultiplexor, el valor de Y1 es 1, precisamente porque es la que esta seleccionada, YO esti Oy Y1 esté eno. Pregunta 11 5/5 pts Muchos de los elementos que funcionan de manera “automatica” en nuestro entorno estan conformados por circuitos lgicos. Ejemplo de ellos son los seméforos, los ascensores, el control de acceso de parqueaderos y sistemas de transporte. hitps pol instructure.comicoursesI53246/quizzes!123408 sane314723, 22:15 Parcial-Escenari 4: PRIMER BL OQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES Y ENSAMBLADORES/GR En un ascensor por ejemplo, cuando un usuario escoje uno de los. pisos a los que desea ir, es necesario convert el botén ingresado a un cédigo binario que la tarjeta de control pueda reconocer. Esta es una tarea de: Codificacién, de varias entradas a un valor binario. La codificacién convierte la sefial del pulsador a un cédigo binario particular, para que el sistema reconozca qué botén se pulsd, Pregunta 12 515 pts Los multiplexores, ademas de ser usados para la seleccién de datos, pueden funcionar como generadores de funciones légicas. Partiendo de una tabla de verdad, se seleccionan los mintérminos y se ponen a un nivel de voltaje ALTO (Conectados a VCC) Las demas entradas se ponen en BAJO (Conectados a tierra). De esta manera, al poner en las, entradas de seleccién la combinacién adecuada, se puede ver el resultado en la salida. En el siguiente diagrama, se muestra un generador de funciones légicas, con la entrada de seleccién en 000: hitps pol instructure.comicourses!53246/quizzes/123408 sane.314723, 22:15 Parcial-Escenari 4: PRIMER BL OQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES Y ENSAMBLADORES/GR zQué valor habré en las salidas, si la entrada de seleccién en el multiplexor se pone en 011? YO esta en Oy Y1 esta en 0. YO esta e Oy Yt estéen1 YO esta en 1 y Y1 estd en 0. Ala salida del multiplexor habra un nivel BAJO con la seleccién en 011, por lo tanto el demultiplexor mostrara el dato de entrada en su salida YO, mientras que en Y1 mostrard un nivel BAJO. Yo esti yY1estéen1 Pregunta 13 51/5 pts Los circuitos combinacionales estan conformados por la unién de diferentes compuertas légicas, que combinan sus caracteristicas para obtener una salida compuesta. hitps pol instructure.comicourses!53246/quizzes!123408 sane.314723, 22:15 Parcial-Escenari 4: PRIMER BL OQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES Y ENSAMBLADORES/GR De acuerdo con la siguiente tabla de verdad (A y B son entradas, Y3- Y2-Y1-Y0 salidas) para el circuito decodificador: A | B | Y3 | Y2 | Y1| YO 0 0 1 1 o/o|H|o ol/o|o|e 0 1 0 1 KIO/S/o o|-|o|\o {Cual de las siguientes afirmaciones es falsa? La salida Y1 se puede implementar utiizando una XNOR. Es correcto, la salida Y1 no se podria obtener directamente usando una XOR. La salida Y2 se puede im ar con una AND y un in La salida Y3 se puede imp 1.una NAND y un inver Pregunta 14 515 pts El siguiente circuito se puede expresar como las siguientes expresiones booleanas (tenga en cuenta los mapas de Karnaugh), excepto una: hitpspol intructure.comicoursesI53246/quizzes/123408 ssn314723, 22:15 Parcial-Escenar 4: PRIMER BLOQUE-TEORICO-PRACTICO - VIRTUAL/SISTEMAS DIGITALES Y ENSAMBLADORES-(GR. AB'+BCD (A'B)+(A(C+D)) (A+B) (BCD) (B'+C’) (BD) (A+B) Pregunta 15 515 pts Una expresién "producto de sumas’ (POS, product of sums) esta conformada por varios términos suma (suma booleana) de literales que se agrupan en un producto booleano. Dado el siguiente circuito: Se podria decir que: hitpspolinstructure.comicourses!53246/quizzes/123408 168314723, 22:15 Parcial-Escenari 4: PRIMER BLOQUE-TEORICO-PRACTICO - VIRTUALISISTEMAS DIGITALES Es el resultado de los maxtérminos M Ms 0s decir Y¥=(A+B+C)(A+B+C) Esta expresién se puede obtener directamente del circuito. Al existir una compuerta AND antes de la salida del circuito, se puede decir que la tiltima operacién a realizar es un producto. Mas a la izquierda, se tienen dos compuertas OR que realizan la suma de los términos A+B+C y A+B+O Es Igual a los mintérminos M2 Ms Y = ABC + ABC Se puede representar como una suma de productos usando los mintérminos ma,ms,™4 m hitps pol instructure.comicourses!53246/quizzes/123408 ISAMBLADORES-{GR, ame314723, 22:15 Parcial-Escenari 4: PRIMER BLOQUE-TEORICO-PRACTICO - VIRTUAL/SISTEMAS DIGITALES Y ENSAMBLADORES/(GR. No se puede representar por producto de sumas, es neces: simplificarlo mas. Puntaje del examen: 75 de 75 hitps pol instructure.comicoursesI53246/quizzes/123408 sen.