Tecnologías de los circuitos integrados

Familias lógicas

Sistemas Electrónicos Digitales

Felipe Machado
Niveles de abstracción

Aplicaciones
Sistema operativo
Conjunto de instrucciones Si Si Si Si

Microarquitectura
Componentes
Puertas lógicas Si Si Si Si

Circuitos analógicos
Componentes
Física Física del movimiento de electrones, mecánica
cuántica, ecuaciones de Maxwell,...
Niveles de abstracción

Aplicaciones
Sistema operativo
Conjunto de instrucciones

Microarquitectura
Componentes
Puertas lógicas
Circuitos analógicos
Componentes
Física Transistores que forman las puertas lógicas
Niveles de abstracción

Aplicaciones
5V
Sistema operativo
Conjunto de instrucciones Rc

Microarquitectura iC = 100 iB

iB Rb
Componentes Vb
+
VCE
−
Puertas lógicas
Circuitos analógicos
Componentes
Física
Niveles de abstracción

Aplicaciones A B S
A 0 0 0
Sistema operativo B
S 0
1
1
0
0
0
1 1 1
Conjunto de instrucciones

Microarquitectura
Componentes
Puertas lógicas
Circuitos analógicos
Componentes
Física
Niveles de abstracción

Aplicaciones
Sistema operativo
Conjunto de instrucciones

Microarquitectura
Componentes
Puertas lógicas
Circuitos analógicos
Componentes
Física
Niveles de abstracción
 Historia
1947: Shockley, Bra ain y Bardeen
crean el primer transistor

1950: Primer transistor bipolar Unitronic [CC BY-SA 3.0], from Wikimedia Commons
https://commons.wikimedia.org/wiki/File:1st-Transistor.jpg

1962: transistor MOSFET

 Historia
1958: Jack Kilby (Texas Instruments) 1959: Robert Noyce (Fairchild) construye un
construye el primer circuito integrado circuito integrado con tecnología planar.

Circuito integrado original de Jack Kilby

Cortesía de Texas Instruments

Se comercializan en 1961
 Lógica discreta - Serie 7400
En los años 60 Texas Instruments introduce los circuitos integrados (IC) básicos de la
serie 54xx (militar) 74xx (comercial) implementados en TTL

14 13 12 11 10 9 8

VCC

GND
1 2 3 4 5 6 7

7400
CC BY-SA 3.0, https://commons.wikimedia.org/w/index.php?curid=530548
Serie 7400
14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8

VCC VCC VCC

GND GND GND

1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7

7400 7402 7404

14 13 12 11 10 9 8 14 13 12 11 10 9 8 14 13 12 11 10 9 8

VCC VCC VCC

GND GND GND

1 2 3 4 5 6 7 1 2 3 4 5 6 7 1 2 3 4 5 6 7

7408 7410 7430

https://en.wikipedia.org/wiki/List_of_7400-series_integrated_circuits
 Lógica discreta
1968: se introduce la serie en CMOS (serie 4000).
Nuevas subfamilias de la serie 7400 74 FAM 00
Tecnología para puertas

0
A
0
B
0
Tecnología para puertas

1A 1A

1 1
B
0 1B

OR
0 A B S
A A 0 0 0
S 0 1 1
1 B 1 0 1
B 1 1 1
1
Tecnología para puertas

0 0 1A 1B
A B
0 1

1A 0
B
0
AND
A B S
A 0 0 0
S 0 1 0
B 1 0 0
0 1B 1 1 1
A
0
Tecnología para puertas

0 0 1 0 1 1

A B A B A B
L L L
+ + +
−
0 −
0 − 1

R R R

AND
A B S
A 0 0 0
S 0 1 0
B 1 0 0
1 1 1
Tecnología para puertas

C
iC Zona Saturación iB iC

Potencia máxima B
ibn
Zona Activa o Lineal iE
ib3 E

ib2
ib1

ib0 = 0

Zona Corte
VCEsat vCE
 Electrónica Analógica

Transistor iC
bipolar Zona Saturación

Potencia máxima
ibn
Zona Activa o Lineal
ib3

iB iC ib2
B C ic1 ib1
VBE   iB
ib0 = 0
iE Zona Corte
VCEsat vCE

VBE > 0,7 V iC    i B Amplificación

 Electrónica Analógica

Transistor iC
bipolar Zona Saturación

Potencia máxima
ibn
Zona Activa o Lineal
ib3

iB iC ic2 ib2
B C ib1
VBE   iB
ib0 = 0
iE Zona Corte
VCEsat vCE

VBE > 0,7 V iC    i B Amplificación

 Electrónica Analógica

Transistor iC
bipolar Zona Saturación

Potencia máxima
ibn
Zona Activa o Lineal
ic3 ib3

iB iC ib2
B C ib1
VBE   iB
ib0 = 0
iE Zona Corte
VCEsat vCE

VBE > 0,7 V iC    i B Amplificación

 Electrónica Analógica

Transistor iC
bipolar Zona Saturación

Potencia máxima
ibn
Zona Activa o Lineal
ib3

ib2
iB iC
B C ib1

ic=0 ib0 = 0
iE
Zona Corte
VCEsat vCE

VBE < 0,7 V iC  0 Circuito abierto

 Electrónica Analógica

Transistor iC
bipolar

ib3

iB VBC iC ib2
B C ib1
VBE
ib0 0

iE
V v
E
VBE > 0,7 V ic < βib Interruptor cerrado ie < ic
Tecnología para puertas
Con transistores bipolares (TTL) 5V
iC

Rc

VS
iB Rb
+
Vb VCE
−

5V 5V
iC = 0 iC
En corte Rc En saturación Rc

VS= 5V VS=0,2V
Rb Rb
iB=0 +
Transistor:
iB + Transistor:
Vb=0V VCE Vb=5V VCESAT≈0,2V Interruptor
− Interruptor −
abierto cerrado
Electrónica Analógica

Transistor
FET
iD
S
V =5V
S
G B
V =4V

V =3V
D
V =2V

D D V
S
V v
G B
Circuito
abierto
S
 Lógica CMOS Funcionan como un interruptor
controlado por la tensión en la puerta
Transistor de canal p
S
Fuente
'0' cerrado
Puerta G B Substrato

D Drenador '1' abierto

Transistor de canal n
Lógica CMOS
Lógica CMOS A B S
0 0 1
A C 0 1 1
NAND
VDD
B 1 0 1
A
1 1 0

B
Si A='0' ó B='0' VS=VDD S='1'
VS

Si A='1' y B='1' V S= 0 S='0'

 Lógica CMOS

A S
NAND
B
'0'

A B S '0'
0 0 1
0 1 1
1 0 1 '1'
1 1 0
 Lógica CMOS

A S
NAND
B
'0'

A B S '1'
0 0 1
0 1 1
1 0 1 '1'
1 1 0
 Lógica CMOS

A S
NAND
B
'1'

A B S '0'
0 0 1
0 1 1
1 0 1 '1'
1 1 0
 Lógica CMOS

A C
NAND
B
'1'

A B C '1'
0 0 1
0 1 1
1 0 1 '0'
1 1 0
Lógica CMOS A B S
A S 0 0 1
NOR 0 1 0
VDD B
1 0 0
1 1 0

Si A='0' y B='0' VS=VDD S='1'

S
VS
A Si A='1' ó B='1' V S= 0 S='0'

B
Lógica CMOS
 Lógica CMOS
VDD
Si A='0' y B='0' y C='0' VS=VDD S='1'
A
A B C S
NOR 3 0 0 0 1
B A 0 0 1 0
B S 0 1 0 0
C 0 1 1 0
C 1 0 0 0
1 0 1 0
VS 1 1 0 0
1 1 1 0
A B C Si A='1' ó B='1' ó C='1' VS= 0 S='1'
Lógica CMOS
NAND AND
Inversor
A A
B S S
B
VDD
A
VDD

B
A B S
S 0 0 0
VS
0 1 0
1 0 0
1 1 1
Niveles lógicos

Entrada Salida

Tensiones que se consideran '0' ó '1' Tensiones que se dan como '0' ó '1'
V V
5 '1' lógico 5
4,4 VOHmin
VIHmin 3,5
Indeterminado
VILmax 1,5
'0' lógico 0,33 VOLmax
'0' lógico
0 0
CMOS 5V
Niveles lógicos

Entrada Salida

Tensiones que se consideran '0' ó '1' Tensiones que se dan como '0' ó '1'
V V
5 5
'1' lógico VOHmin
'1' lógico 4,4
VIHmin 3,5
Indeterminado
VILmax 1,5
'0' lógico VOLmax
0,33
0 0
CMOS 5V
Niveles lógicos

Entrada Salida

Tensiones que se consideran '0' ó '1' Tensiones que se dan como '0' ó '1'
V V
5 '1' lógico 5
'1' lógico VOHmin
'1' lógico 4,4
VIHmin 3,5
Indeterminado
VILmax 1,5
'0' lógico VOLmax
'0' lógico '0' lógico 0,33
0 0
CMOS 5V
Niveles lógicos

Para que dos dispositivos "se entiendan" el rango de valores de las salidas
debe estar contenido en el de las entradas:

VOLmax < VILman VOHmin > VIHmin

5V
'0' '1'
'0'
'1'
VOL VIL VOH VIH
V
V 5
4,4 '1' lógico
VILmax VOHmin
1,5 VIHmin
VOLmax
0,33 '0' lógico
0 0
Niveles lógicos
 Capacidad de tolerar las fluctuaciones de tensión
CMOS 5V TTL
5V 5V 5V 5V
4,4
VNH
3,5 3,5
2,4
2
1,5 1,5
VNL 0,8
0,33 0,4
0V 0V 0V 0V

Salida Entrada Salida Entrada

Corrientes de entrada (IIL, IIH): corriente que absorbe o cede la puerta
cuando la entrada está a un determinado valor lógico
IIL 5V IIH
'0' '1'
0V

Corrientes de salida (IOL, IOH) : corriente capaz de suministrar la puerta

garantizando unos ciertos límites en las tensiones de salida, manteniendo
unos valores lógicos.
IOL IOH
'0'
'0' '1'
Niveles lógicos

Tensiones y corrientes de entrada y salida

Resumiendo

'1'
IOL'0' IIL IOH
'0'
VOL VOH
Retardos
Las señales tienen tiempos finitos de transición

90%
10%

Retardo de subida tr tfRetardo de bajada

Retardo de Propagación

5V 50%
A
'1'
B
A B 50%
 Fan-out
Límite de puertas que se pueden conectar a una salida

Máximo N puertas fan-out = N

CMOS TTL

 puertas  retardos  puertas  margen de ruido

Fan-out
¿y si se necesita conectar un nº de puertas superior al fanout?
una solución es Estructura en árbol con buffers

Ej.

fanout=3

buffer
Encapsulados
 Diseño digital con lógica discreta Implementación

N1
14 13 12 11 10 9 8
N0
VCC
P

74HC04
N2
1 VCC 14

GND 2 13
1 2 3 4 5 6 7
3 12
N0
N1 4 11

N2 5 10
14 13 12 11 10 9 8

VCC 6 9

74HC04
7 GND 8

74HC32
GND
1 2 3 4 5 6 7
P
 Diseño digital con lógica discreta
La implementación con NAND es más eficiente
N1 N1 N1

N0
N0 N0
P P P

N2 N2 N2

N1
P
14 13 12 11 10 9 8

VCC

GND
1 2 3 4 5 6 7

N0

N2 Se utiliza un único componente