Está en la página 1de 7

INGENIERA DEL MANTENIMIENTO

Departamento de Tecnologa Informtica y Computacin

Curso 2000_01 Prctica 3 Sonda Lgica. Generador de Pulsos.

UNIVERSIDAD DE ALICANTE

OBJETIVOS

Con esta prctica, se pretende aprender el manejo de la Sonda Lgica y del Generador de pulsos, a la hora de realizar mediciones sobre distintos circuitos y evaluar el funcionamiento de los mismos.

MATERIAL

1 Potenciometro 25 K 1 C.I. 7408 1 C.I. 7473 Sonda Lgica, Generador de pulsos, Fuente de Alimentacin, Polmetro y mesa de montaje

DESARROLLO PRCTICO 1
Realizar el montaje del circuito de la figura 1.

Figura 1

1.- Conectar la sonda lgica en el punto A del circuito. Debido a que los umbrales de tensin de cada sonda lgica pueden variar, mediante este test se determinar el umbral actual del voltaje para el 1 y 0 lgicos, y el nivel indeterminado. Se debern consultar las especificaciones del fabricante para comparar los niveles obtenidos con los niveles indicados. 2.- Test del 0 lgico. Seleccionar la posicin de TTL en la sonda lgica. Ajustar el potencimetro del circuito de la figura 1, hasta que el LED que indica el nivel bajo se encendida. La medida deber estar entre un rango de 0.6 a 1.0 V.

3.- Test del 1 lgico. Ajustar el potencimetro hasta que el LED que indica el nivel alto se encienda. El voltaje deber estar entre 2.1 a 2.5 V. 4.- Test de nivel lgico indeterminado. El nivel indeterminado deber estar entre los rangos medidos en los puntos anteriores. Cuando una patilla de entrada de un CI esta desconectado se encontrar en un rango de nivel flotante, llamado de esta forma porque todas las entradas normalmente estarn conectadas a las salidas de otros CI, y estas salidas debern estar a un nivel lgico 1 o 0. Cuando se detecte un nivel indeterminado mientras se esta midiendo un circuito, normalmente indica que la salida del CI, en la cual esta conectada la punta de prueba, esta abierta. 5.- Test CMOS (+ Vcc = 12 V) Colocar el interruptor de TTL/CMOS en la posicin CMOS. Repetir los puntos anteriores 2,3 y 4, determinando los voltajes para los niveles LOW, ALTO e Indeterminado, comparando los resultados con los voltajes especificados en las caractersticas de la sonda. Recordar que los niveles para la familia TTL dichos voltajes son fijos, sin embargo para la familia CMOS dependern de la alimentacin a la cual se conecte la sonda lgica.

DESARROLLO PRCTICO 2
Realizar el montaje del circuito de la figura 2, teniendo en cuenta el patillaje del integrado y su alimentacin (+5 y masa).

Figura 2

1.- Test de pulso simple. Colocar el interruptor TTL/CMOS, en la posicin TTL. Poner la sonda en el modo de memoria. Conectar la sonda en la patilla de salida del circuito de la figura 2. Conectar en generador de pulsos en el punto A, en la posicin de 0,5 Hz, para introducir un impulso positivo en la patilla 4 del CI , y observar en la sonda lgica como el indicador de memoria muestra el impulso.

2.- VERIFICACIN DE UNA PUERTA AND. 1.- Comprobar mediante la sonda lgica el nivel lgico de las entradas y salidas de la puertas A y B. 2.- Introducir mediante el generador de pulsos un impulso positivo en la patilla 4, entrada de la puerta B, el cual provocar un cambio de tensin en la entrada que har cambiar el estado lgico de la salida. 3.- Visualizar mediante el memorizador de pulsos el cambio provocado en la salida de la puerta. 4.- Realizar una comprobacin de la salida de la puerta B ante todas las combinaciones en las entradas de la puerta A. 5.- Desconectar la patilla 3, dejandola al aire, y observar el estado lgico de la salida de la puerta B 6.- Introducir un impulso, mediante el generador de pulsos, en la patilla 4, observando si se produce un impulso negativo, provocando un cambio de estado en la salida (visualizado mediante el memorizador de la sonda lgica).

3.- VERIFICACIN DE UN BIESTABLE J-K 1.- Conectar el circuito de la figura 3.

Figura 3

2.- Mediante la sonda lgica comprobar que las salidas Q y Q son complementarias. 3.- Observar mediante la sonda lgica, el valor lgico de la patilla 1 (CLK), estando al aire dicha entrada de reloj. 4.- Conectar el generador de pulsos en la patilla 1 (CLK), e introducir un solo impulso. 5.- Comprobar con la sonda lgica que se ha producido un cambio de estado lgico en las salidas Q y Q. 6.- Conectar el generador de pulsos en la patilla 1 (CLK) e introducir un tren de
4

impulsos para simular el reloj del biestable. Comprobar mediante la sonda lgica los cambios de estados lgicos que se producen en las salidas Q y Q.

ACTIVIDAD COMPLEMENTARIA

1.- En el circuito de la figura 3, introducir una seal cuadrada en la patilla del CLK, mediante el generador de pulsos a 400 Hz. Conectar el osciloscopio en la entrada del CLK y Q simultaneamente, y observar que la seal de la salida Q, tiene una frecuencia mitad que la frecuencia de entrada en el CLK, as como que las seales de Q y Q son opuestas. 2.- Realizar una grfica sincronizada de las seales del CLK, Q y Q.

OBSERVACIONES
Aunque la prctica se realice en grupo, la documentacin se ha de entregar individualmente. La documentacin de la prctica se entregar, a la semana siguiente de su realizacin.

ESPECIFICACIONES TCNICAS

También podría gustarte