1 1

/. !ntroduccin a los
circuitos secuenciales
Luis Rincn Crcoles
Jos Ignacio Martnez Torre
ngel Serrano Snchez de Len
Estructura y Tecnologa de Computadores (ITIG)
2
Tema 7. Introduccin a los circuitos secuenciales
Programa
1. Circuitos Secuenciales: Conceptos de Estado y Realimentacin.
2. Concepto de biestable.
3. Sincronismo. Entradas asncronas.
4. Parmetros temporales de los biestables.
5. Ejemplo de biestables: Tipo D.
6. Bibliografa.
Conceptos bsicos: circuito secuencial, realimentacin, sincronismo por nivel/flanco,
entradas asncronas (clear, reset, preset, set), biestable, parmetros temporales
de los biestables, biestables D, clock enable, output enable, estado de alta
impedancia.
2 2
3
Tema 7. Introduccin a los circuitos secuenciales
En los sistemas secuenciales la salida Z en un determinado instante de
tiempo t
i
depende de X en ese mismo instante de tiempo t
i
y en todos
los instantes temporales anteriores. Para ello es necesario que el sistema
disponga de elementos de memoria que le permitan recordar la situacin en
que se encuentra (estado).
1. Circuitos secuenciales: concepto de Estado

= +
=
transicin de funcin : H S(t)) H(X(t), 1) S(t
salida de funcin : G S(t)) G(X(t), Z(t)
G,H
X(t) Z(t)
memoria
Realimentacin
S(t+1) S(t)
X(t): entrada actual
S(t+1): estado prximo
Z(t): salida actual
S(t): estado actual
Como un sistema secuencial es finito, tiene una capacidad de memoria
finita y un conjunto finito de estados posibles mquina finita de
estados (FSM: finite state machine).
4
Tema 7. Introduccin a los circuitos secuenciales
Un sistema secuencial dispone de elementos de memoria cuyo contenido
puede cambiar a lo largo del tiempo.
El estado de un sistema secuencial viene dado por el contenido de sus
elementos de memoria.
Es frecuente que en los sistemas secuenciales exista una seal que inicia los
elementos de memoria con un valor determinado: seal de inicio (reset).
La seal de inicio determina el estado del sistema en el momento del arranque
(normalmente pone toda la memoria a cero).
La salida en un instante concreto viene dada por la entrada y por el estado
anterior del sistema.
El estado actual del sistema, junto con la entrada, determinar el estado en
el instante siguiente realimentacin.
Concepto de Realimentacin
3 3
5
Tema 7. Introduccin a los circuitos secuenciales
2. Concepto de biestable
Un biestable es un dispositivo capaz de almacenar un bit (1 0).
Principio de funcionamiento de un biestable: Utilizando realimentacin
entre puertas se puede mantener (almacenar) un valor estable hasta que
cambien las condiciones de entrada.
Estas dos puertas NOT mantienen un
valor estable (no puede modificarse
porque no hay entradas)
E
S
S(t+1) = S(t)+E
Al poner E a 1, S valdr 1 (ese 1 ya
no se puede borrar)
Ejemplos:
6
Tema 7. Introduccin a los circuitos secuenciales
Tipos de sistemas secuenciales:
Asncronos: pueden cambiar de estado en cualquier instante de tiempo en funcin
de cambios en las seales de entrada.
Sncronos: slo pueden cambiar de estado en determinados instantes de tiempo, es
decir, estn sincronizados con una seal de reloj (Clk). El sistema slo hace caso de
las entradas en los instantes de sincronismo.
Tipos de sincronismo:
Sincronismo por nivel (alto o bajo): el sistema hace caso de las entradas mientras
el reloj est en el nivel activo (alto o bajo).
Sincronismo por flanco (de subida o de bajada): el sistema hace caso de las
entradas y evoluciona justo cuando se produce el flanco activo (de subida o de bajada).
3. Sincronismo
4 4
7
Tema 7. Introduccin a los circuitos secuenciales
Entradas asncronas
Normalmente los biestables sncronos cuentan con entradas asncronas
que se utilizan para forzar un valor determinado en los mismos al margen del
reloj.
Puesta a 0 asncrona: clear (n. bajo, activado cuando clear=0), reset (n. alto,
activado con reset=1).
Puesta a 1 asncrona: preset (n. bajo, activado cuando preset=0), set (n. alto,
activado cuando set=1).
Las entradas asncronas de un biestable actan al margen de las sncronas y
prevalecen sobre ellas. Son muy tiles para iniciar o reiniciar el sistema con
un estado inicial determinado.
Las entradas asncronas por nivel
bajo se representan por un circulito o
burbuja.
8
Tema 7. Introduccin a los circuitos secuenciales
4. Parmetros temporales de los biestables
Tiempo de propagacin o retardo (delay time): Tiempo necesario para que el
efecto de un cambio en la entrada se haga estable en la salida.
Tiempo de establecimiento (setup time): Tiempo mnimo anterior al flanco de
disparo en que las entradas no deben variar (tiempo necesario para que el biestable
asiente las entradas antes del flanco).
Tiempo de mantenimiento (hold time): Es el tiempo mximo posterior al flanco
de disparo en que las entradas no deben variar (tiempo necesario para que el biestable
procese las entradas).
Anchura del reloj t
WH
y t
WL
: Duracin mnima necesaria para los pulsos de nivel alto
y bajo respectivamente.
Frecuencia mxima fmax: Mxima frecuencia permitida al reloj del biestable. Si se
supera, el biestable puede funcionar mal.
Tiempo de preset y clear: Es el tiempo mnimo que debe durar el nivel activo de las
entradas asncronas de puesta a 1 y puesta a 0 para que el biestable tome el valor
pertinente. Este tiempo suele estar incluido en tpLH y tpHL respectivamente.
5 5
9
Tema 7. Introduccin a los circuitos secuenciales
t
PHL
: tiempo de propagacin en la transicin H
L.
t
PLH
: tiempo de propagacin en la transicin L
H.
10
Tema 7. Introduccin a los circuitos secuenciales
5. Ejemplo de biestables: Tipo D
Biestables D: tambin llamados biestables seguidores o biestables de datos.
Cuenta con una nica entrada D que se copia al interior del biestable en los
instantes de sincronismo.
Slo tiene sentido en modo sncrono (por nivel o por flanco).
La entrada D es activa por nivel alto.
Diagrama de transicin de estados:
El nuevo estado es 1 si D est activa (1) en el instante de sincronismo.
El nuevo estado es 0 si D est inactiva (0) en el instante de sincronismo.
0 1
1
0
0 1
6 6
11
Tema 7. Introduccin a los circuitos secuenciales
5.1. Biestable D sncrono por nivel
Enable: entrada que habilita o inhabilita la entrada D
segn est en nivel alto o bajo.
12
Tema 7. Introduccin a los circuitos secuenciales
5.2. Biestable D sncrono por flanco
D sncrono por flanco de subida:
7 7
13
Tema 7. Introduccin a los circuitos secuenciales
5.3. Biestable D por nivel con entradas asncronas
14
Tema 7. Introduccin a los circuitos secuenciales
5.4. Biestable D por flanco con entradas asncronas
8 8
15
Tema 7. Introduccin a los circuitos secuenciales
5.5. Biestables D sncronos por flanco con
habilitacin de entrada y de salida
A veces es conveniente que los biestables sncronos por flanco no cambien de
estado en todos los flancos del reloj, sino slo en algunos. Para ello se les dota
de una entrada de habilitacin de reloj (clock enable, CE) activa por nivel.
Si CE est activa habilita el efecto de los flancos del reloj.
Si CE est inactiva inhibe los flancos del reloj preservando el estado del biestable.
En ocasiones los biestables estn dotados de un buffer triestado interpuesto
entre el valor del estado y la salida, regulado por una entrada de habilitacin
de la salida (output enable, OE) activa por nivel alto o bajo.
Si OE est activa, la salida del biestable es 1 0 y coincide con el estado.
Si OE est inactiva, la salida del biestable queda desconectada en alta
impedancia (Z).
16
Tema 7. Introduccin a los circuitos secuenciales
Ejemplo: biestable D con habilitacin de entrada activa por nivel alto.
9 9
17
Tema 7. Introduccin a los circuitos secuenciales
Ejemplo: biestable D con habilitacin de entrada
activa por nivel alto y habilitacin de salida activa por
nivel bajo. Su tabla de verdad es igual al anterior,
pero hay que aadir las condiciones de salida.
18
Tema 7. Introduccin a los circuitos secuenciales
J.M. ANGULO, J.GARCA. Sistemas Digitales y Tecnologa de Computadores.
Paraninfo, 2002.
T. FLOYD. Fundamentos de los Sistemas Digitales. 7 edicin. Prentice Hall,
1999.
J. WAKERLY. Digital Design: Principles and Practice. 3rd ed., Prentice Hall,
2000.
J. WAKERLY. Diseo digital: principios y prcticas. 1 edicin, Prentice Hall,
2001 (es la traduccin del anterior).
D. GAJSKI. Principios de diseo digital. Prentice Hall, 2000.
J.M. ANGULO. Electrnica Digital Moderna. Paraninfo, 2002.
D.A. PATTERSON, J.L. HENNESSY. Estructura y diseo de computadores.
Revert, 2000.
6. Bibliografa