Alumno: Angel Liu Sánchez

Ingeniería de computación

Código UDG: 22134957

Presentación:
Implementar un multiplicador de 4 bits en x y 4 bits en Y en verilog.
Desarrollo:
En mi caso para para realizar la actividad voy a usar ModelSim y el editor de texto note ++
donde usare el código verilog para hacer la actividad.
Primero hare multiplicador de 4 bits donde el código usando concatenación, quedaría así:

y para comprobar que el multiplicador que hemos hecho con anterioridad realizare un
testbench donde pondré 5 ejemplos:
Y quedaría comprobado que el multiplicador funciona así:
Y en modo decimal:

Conclusión:
En conclusión, esta actividad me sirvió para pensar en como poder hacer las
multiplicaciones en lenguaje Verilog y como poder ver varias formas de hacer la actividad,
desde sin usar concatenación y usando concatenación.
Bibliografía:
[1] J. J. Meza Espinosa, «Multiplicación». [En línea]. Disponible en: C:\Users\Usuario\
Universidad\2\Arquitectura\Probatorio2_Semana7