SISTEMAS

DIGITALES I

TAREA 8

Ejercicio
integrador

ALUMNO: ALEXIS DE JESUS DOMINGUEZ HERNANDEZ.

This study source was downloaded by 100000802770068 from CourseHero.com on 09-04-2022 23:29:22 GMT -05:00

PROFESOR: IRVING ILHUICAMINA MENDOZA RUIZ.

https://www.coursehero.com/file/92451420/Tarea8AlexisDominguezdocx/
 Es un circuito secuencial capaz de realizar el cómputo de los impulsos que recibe en la entrada
destinada a tal efecto, almacenar datos o actuar como divisor de frecuencia contador.

Puede almacenar varios bits de información registro electronico.

Además de las entradas R y S, posee una entrada C de sincronismo, cuya misión es la de

permitir o no el cambio de estado del biestable.

Tienen una entrada de reloj marcada como CLKl los FF sincronizados por reloj.

También es conocido como latch activo por nivel (alto o bajo), también denominado
registro o cerrojo.

Referencias

Consorcio clavijero, (s/f), “4.1 Lógica Secuencial. Definiciones”, recuperado de:

https://cursos.clavijero.edu.mx/cursos/038_sgl/modulo4/contenidos/tema4.1.html?opc=0

This study source was downloaded by 100000802770068 from CourseHero.com on 09-04-2022 23:29:22 GMT -05:00

https://www.coursehero.com/file/92451420/Tarea8AlexisDominguezdocx/
Powered by TCPDF (www.tcpdf.org)