Carlo Johel Toscano Maldonado

Tarea 1 Electrónica Digital 1

1. Simulación inversor TTL (Ltspice)

Esquemático inversor TTL salida tótem-pole

Simulación entrada y salida inversor TTL

2. Características familia TTL (H)

 Nivel de tensión: la alimentación es con 5V con una tolerancia del 5%, trabajando
entonces entre 4.75V y 5.25V
 Niveles lógicos: Para estado Low o apagado va de entre 0 y 0.8V y entre 2.2 y el
voltaje de alimentación para High o encendido.
  Margen de ruido admisible: dependiendo la serie puede variar de 0.4V a 1V,
siendo la de la TTL estándar 1V.
 Tiempo de subida y bajada: No especificado
 Tiempo o retardo de propagación: 10ns para la estándar.
 Máxima frecuencia: 35Mhz para la estándar.
 Potencia disipada por puerta: promedio de 10mW para la estándar, siendo una
potencia estática para salida HIGH de 5mW y para salida LOW de 16mW.
 Corrientes de entrada y salida: Entrada Low máxima: 1.6mA, Entrada High
máxima: 40uA, Salida Low máxima: 16mA, Salida High máxima: 400uA.
 Producto de retardo de propagación-potencia(PDP): 100pJ

3. Simulación inversor CMOS (Ltspice)

Esquemático inversor CMOS

Simulación entrada y salida inversor CMOS

4. Características familia CMOS (4000)
 Nivel de tensión: El nivel de alimentación admite rangos entre 3V y 15v para los
4000B, se suele alimentar con 5V como los TTL.
  Niveles lógicos: Para detectar entrada Low, voltaje máximo de 1.5V y para High
voltaje mínimo de 3.5V, para salida, Low debe ser voltaje menor a 0.5V y para
High debe ser mayor a 4.5V.
 Margen de ruido admisible: entre 1.5V y 2V en ambos niveles lógicos.
 Tiempo de subida y bajada (de conmutación): 50ns para VDD=5V, a mayor voltaje
menor tiempo de conmutación.
 Tiempo o retardo de propagación: 40ns para VDD=5v.
 Máxima frecuencia: Entre 8Mhz y 12Mhz según VDD.
 Potencia disipada por puerta: En estado estático por corriente de perdidas
consume promedio 10nW, por potencia dinámica depende de otros factores como
picos de corriente, frecuencia, capacidad de carga, etc., por ejemplo, con VDD=5V,
f=1Mhz y capacidad de carga CL=20pF la potencia disipada es alrededor de 0.5mW.
 Corrientes de entrada y salida: Entrada Low máxima: -0.1uA, Entrada High
máxima: 0.1uA, Salida Low máxima: 0.5mA, Salida High máxima: -0.5mA.
 Producto de retardo de propagación-potencia(PDP): 11pJ

5. Simulación inversor PMOS (Ltspice)

Esquemático inversor PMOS (Nota: R1 puede cambiarse por otro PMOS que actué como
carga)
 Simulación entrada y salida inversor PMOS
6. Características PMOS
 Nivel de tensión: los circuitos PMOS suelen tener la necesidad de varios voltajes
de suministro diferentes, pero la mayoría de integrados requieren entre 17V y
24V.
 Niveles lógicos: Al ser la puerta solo un transistor, 0 lógico será cuando entre el
transistor en zona activa Vgs>Vt y 1 lógico cuando entre en corte el transistor.
 Margen de ruido admisible: No específica, pero se especifica que son susceptibles
al ruido.
 Tiempo de subida y bajada (de conmutación): No específica, pero menor a NMOS
por la mayor movilidad de los carga los portadores en los dispositivos de canal N.
 Máxima frecuencia: Depende la referencia, pero transistores MOS trabajan entre
100khz y 500khz.
 Potencia disipada por puerta: Depende de la referencia de transistor, pero a
comparación de NMOS y CMOS, siempre que la salida es alta, hay una corriente
continua a través de la puerta lógica lo que conduce a una disipación de potencia
estática incluso cuando el circuito está inactivo.

Bibliografia:

[1]https://www.infor.uva.es/~jjalvarez/asignaturas/fundamentos/apuntes/analogica/Tema_4_fa
milias_logicas.pdf

[2] https://www2.uned.es/ca-
bergara/ppropias/Morillo/web_et_dig/03_fam_log_ttl/transp_fam_logi_ttl.pdf

[3] https://es.slideshare.net/Jockrlos2289/ttlcmos

[4] http://quegrande.org/apuntes/grado/1G/TEG/teoria/10-11/tema_10_-
_familias_logicas_ttl.pdf

[5] https://ocw.unican.es/pluginfile.php/971/course/section/1099/Tema_C.I.pdf

[6] http://quegrande.org/apuntes/grado/1G/TEG/teoria/10-11/tema_9_-
_familias_logicas_cmos.pdf

[7] https://electronica.ugr.es/~amroldan/asignaturas/curso04-05/ftc/pdf/trab_familia_cmos.pdf

[8] https://www.electronicafacil.top/familias-logicas/logica-nmos-y-logica-pmos/

[9] https://hmong.es/wiki/PMOS_logic

[10] http://diec.unizar.es/~tpollan/libro/Apuntes/dig08.pdf