3. La memoria RAM Para poder interactuar con el entorno, las personas almaceniamos y tecuperamos multitud de datos en todo momento, ya sea a nivel consciente o inconsciente; de forma similar, los ordenadores necesitan disponer de una cierta capacidad de "memoria" donde almacenar los datos que utilizan. De la memoria "masiva’, los datos tedricamente no imprescindibles para el funcionamiento del PC y que no necesitan corriente eléctrica para seguir almace- nados de forma permanente, hablaremos mis adelante en los capitulos dedicados a discos duros, discos épticos, cintas magnéticas y otros dispositivos de “alma- cenamiento masivo". En este capitulo nos centraremos en el almacenamiento primario o memoria principal del sistema, conocido generalmente como "la RAM" o simplemente "la memoria” del PC. 3.1. El sistema de memoria del PC Un PC dispone de muy diversos tipos de memoria, a muy diversos niveles y relacionada con muy diversos dispositivos: hay memoria dentro del microproce- lan foanenacin Aa widan’ on loHardware y componente. Edicién 2012 grabadora de DVD (otra caché o buffer)... En este apartado vamos a dar una vision global "para no iniciados” de los detalles técnicos sobre el sistema de memoria més importante del PC: la memoria RAM. 3.1.1. Memoria RAM La memoria principal o RAM (acrdnimo de Random Access Memory, memoria de acceso aleatorio) es el dispositivo del ordenador donde se almacenan los datos que se estan utilizando en el momento actual; son los famosos "4 GB" (4 gigabytes, coloquialmente "4 gigas") que aparecen en los anuncios de ordenadores. Las principales diferencias entre la RAM y otros sistemas de almacenamiento de datos como los discos duros son que la RAM es muchisimo ms rapida y que su contenido se borra, desaparece, al apagar el ordenador. Otra diferencia es su tamaiio: hoy en dia en los PC normales suele estar entre 4 y 8 GB, mientras que los, discos duros se miden por cientos de GB o incluso miles de GB (terabytes, TB); sobre este tema del tamafio de la memoria volveremos més adelante. Figura 3.1. Médulos de memoria insertados en una placa base Fisicamente, los chips de memoria son pequefios rectingulos negros que se sueldan en grupos a unas plaquitas llamadas "médulos de memoria que se insertan en la placa base. Intemamente, cada uno de estos chips contiene diversos dispositivos electrénicos que forman "celdas", en las cuales se almacenan los datos en forma de bits variando su estado eléetrico (un bit es la unidad minima de informacion en informati argado"), m1" oun "0", "si" 0 "no", "con carga eléctrica” 0 “de La memoria RAM es un elemento imprescindible del PC, hasta el punto de que no podria arrancar sin ella (mientras que si podria arrancar sin disco duro, por ejemplo... aunque entonces su utilidad seria bastante reducida). Ademés, el tipo y el tamaiio de la memoria son dos factores que pueden tener gran importancia en 3. La memoria RAM Aviso: Antes de entrar en més detalle sobre las peculiaridades de la memoria RAM, tenga en cuenta algo: el tipo de memoria utilizado por un PC no es algo que pueda elegirse con total libertad, sino que viene determinado por €l tipo de placa base y microprocesador empleados. Por tanto, olvidese de instalar el ditimo modelo de memoria DDR3 en su viejo Pentium IV: tendrla que cambiar la placa base, lo cual casi con toda seguridad le obligaria tam- bién a cambiar el microprocesador y la tarjeta grética. La memoria RAM es un producto de su época. 3.1.2. Controlador de memoria Evidentemente, para que la memoria funcione necesitamos algo mis que los chips de RAM soldados a su correspondiente médulo. El controlador de memoria es un elemento imprescindible en el esquema de funcionamiento de la memoria: un dispositivo electrénico que se encarga de gestionar las peticiones de datos de la memoria realizadas por el microprocesador u otros elementos del PC autori- ados para ello (los dispositives coa DMA, Direct Memory Access, acceso directo a memoria). Histéricamente, el controlador de memoria se encontraba en el chipset (en el northbridge 0 MCH); sin embargo, actualmente hay una tendencia inexorable, iniciada por AMD con la familia Athlon 64 y asumida por Intel en la microar- quitectura Nehalem de los Core i7 / i5 / i3, a integrar este dispositivo dentro del mismo microprocesador. Esto permite una mayor velocidad de acceso a la ‘memoria, aunque une irreversiblemente a cada microprocesador con un tipo y velocidad de memoria concretos (una limitacién muy poco importante, en realidad), 3.1.3. Bus de memoria Como todo bus, se trata de un camino para los datos; su velocidad dependerd en gran medida de la del bus de sistema del microprocesador (bus FSB o bien bus HyperTransport), especialmente en la arquitectura clisica de controlador de ‘memoria integrado en el northbridge que seguian los micros Intel hasta hace poco. Puede considerarse que el bus de memaria se divide en dos: ‘* Bus de direeciones: Es la parte encargada de mandar las direcciones de ‘memoria (es decir, la localizacién de los datos). Dependiendo de su ancho en sndawn\ nnn datarminada nantidad da mamariaHardware y componentes. Edicion 2012 maxima, que en los procesadores de 32 bits es de 4 GB (2 elevado a 32, apenas 4.294.967.296 direceiones de memoria, cada una de 1 byte) y en los de 64 bits nada menos que, como miaimo, ;16 terabytes, 16.384 GB! (en realidad deberia ser aiin més, pero con muchos micros de 64 bits "s6lo" se utilizan 44 de los 64 bits disponibles). * Bus de datos: Es la parte encargada de transmitir los datos en si. Cuanto més ancho sea (de nuevo en bits), mis datos podrin transmitirse en cada ciclo de reloj (como los carriles de una carretera: a més carriles, mas coches por segundo). En los mictoprocesadores actuales se emplean buses de 64 bits, lo que implica que pueden transinitirse 8 bytes en cada ciclo de reloj; si funcionasen con un reloj de 400 MHz, podrfan transmitir unos 3,2 GB de datos por segundo, cifra que seria su ancho de banda, Algunos detalles més sobre el bus de datos de memoria: su velocidad (los MHz a los que trabaja) puede ser la misma que la del bus de sistema de! microproce sador, en cuyo caso se dice que es "sincrono", o bien ser distinta, en cuyo caso se denomina "asincrono”. Antiguamente, resultaba poco recomendable trabajar con un bus de memoria asincrono, por la aparicién de "latencias”, tiempos de espera en los que no se envian datos; s6lo merecia la pena cuando era para lograr un ancho de banda considera- blemente mayor que de forma sincrona. Hoy en dia estas velocidades estin menos relacionadas, siendo recomendable trabajar con la memoria més rapida posible. aunque la diferencia se aprecia s6lo en determinadas aplicaciones. Otra caracteristica interesante del bus de datos es que en muchos casos la sefial puede utilizarse mas de una vez por cada ciclo de reloj. De esta manera, aunque estemos trabajando con un bus de memoria de 200 MHz “fisicos", reales, si aprovechamos la sefial dos veces por cada ciclo de reloj parecer que estamos trabajando con un bus de 400" MHz equivalentes", a veces denominados "MT/s", megatransferencias por segundo. 3.1.4, Ciclo de acceso a la memoria Bueno, éste si es un apartado un poco "técaico”; pero si se atreve con él, vamos alld... Antes de meternos en cémo se desarrolla el ciclo, vamos a explicar un poco a estructura interna de las memorias DRAM, para que comprenda la terminologia empleada, Los chips de memoria se dividen internamente en celdas, distribuidas en forma de matriz de filas y columnas (multiplexadas, para utilizar menos conectores eléctricos para referirse a una direccién de memoria concreta); a su vez, las zonas 3, La memoria RAM paginas que pueden estar agrupadas en diversos "bancos de celdas de memoria’ {Sencillo, verdad? Bien, para acceder a un dato concreto de la memoria se sigue un ciclo aproximadamente como el siguiente: 1. El controlador de memoria recibe, a través del bus de direcciones, la peti- cién de una direccién de memoria realizada por el microprocesador © por un dispositive DMA. 2. Elcontrolador de memoria gestiona dicha peticién, estableciendo dénde se encuentra fisicamente dicha direccién de memoria y enviando por el bus de direcciones a solicitud de fila (la mitad de los bits de la direccién) al chip de memoria correspondiente. 3. La solicitud de direccién de fila llega al chip de memoria; suponiendo que dicha direceién no se encuentra en la pagina de memoria actualmente activa (Lastima), se cierra dicha pigina para poder activar la pagina donde se encuentra el dato, 4. Transcurre un cierto tiempo (el "IRC", entre el cierre de la pagina activa y a apertura de la nueva pagina donde se encuentra la fila buscada), debido al funcionamiento de los elementos electrnicos de la memoria (cargas y descargas de condensadores, precargas, propagacién de sefiales de control, eteétera). Se recibe por el bus de direcciones la otra mitad de la direccién de memoria, su columna dentro de la fila seleccionada. Tras un pequeilo retraso (el "{RCD"), la nueva fila se ha activado y se nos permite seleccionar dicha columna, 6. Finalmente, se accede a la posicién de memoria buscada que se encuentra en dicha columna y los datos quedan preparados para su envio por el bus de datos (lo que lleva un cierto tiempo, denominado "latencia CAS", del que hablaremos mas adelante), En este ciclo (que esta un tanto simplificado y no describe totalmente cual- quier tipo de memoria DRAM, ojo), existen dos importantes sefiales de control: la sefial RAS (Row Address Strobe, sefial de seleccién de direccién de fila) y la sefial CAS (Column Address Strobe), que dan nombre a los tiempos entre las diversas partes del ciclo (como el tRCD, RAS fo CAS Delay, retardo entre las sefiales RAS y CAS). Por supuesto, hay otras sefiales, que varian segiin el tipo de DRAM, aunque podemos citar dos de aplicacién general: la WE (Write Enable), que permite controlar si se esté haciendo un acceso de lectura 0 de eseritura, write, y la CLK (Clock), la sefal de reloj, presente por definicién en toda memoriaons \ etn) /—\ ict) /— ten) /— 00) Bus de Hl sirecciones “CF —{Cal {€or} {Cots} cara) ~ : : (ous datog) 82) — 02 $6) We — : 1 tect cr Figura 3.2. Cronograma simplficado de un acceso de escrtura a una memoria DRAM asinerona (para memoria sinerona, ver referencias de Samsung y Micron) ‘Toda memoria DRAM minimamente moderna permite seguir enviando cierto niamero de datos de forma continua sin tener que repetir la direccién de fila cuando ésta no cambia de un dato a otro, lo que acelera la transferencia. La figura 3.2 es un esquema del acceso a una memoria con esta capacidad. 3.2. Parametros fundamentales de la memoria ‘Ademas del tipo de memoria utilizado (FPM, EDO, SDRAM, DDR, ete.), que veremos en el siguiente apartado, existen una serie de datos técnicos que marcan Jas diferencias entre memorias que pueden ser incluso del mismo tipo, pardmetros que las clasifican como mejores o peores, mis 0 menos répidas. Los fundamen- tales son los siguientes: 3.2.1. Velocidad de acceso (ns) Como acabamos de comentar (siley6 e! "apartado téenico” anterior), un ciclo de ‘memoria completo (un acceso de lectura o escritura) lleva cierto tiempo, debido a la naturaleza de los dispositivos electrénicos que forman las celdas de memoria, El tiempo minimo para realizar un ciclo de acceso es uno de los métodos clisicos para indicar la velocidad de una memoria; es del orden de varias decenas de ns (nanosegundos, la milmillonésima parte un segundo, diez elevado a menos nueve). Por supuesto, cuanto menos tiempo (menos ns) se necesite para el ciclo, mds rdpida sera la memoria. La memoria EDO, muy extendida hace una década, tenia tiempos tipicos de entre 50 y 70 ns, que solfan marcarse sobre los chips de memoria como -50 y -70 3. La memoria RAM Sin embargo, este método de expresar la velocidad empezé a caer en desuso con la aparicién de la memoria SDRAM (es decir, la PC66, PC100 y PC133, que quizas le suene mis). Esto se debe a que dicha memoria es de tipo sinerono (més sobre esto en un momento), de manera que lo fundamental en este tipo de memoria es que sea capaz de funcionar a una cierta velocidad de bus, a unos ciertos MHz. Por ello, la SDRAM capaz de funcionar con un bus de 133 MHz se denomina gencralmente "PC133"; y no le quepa duda de que tendré un cierto tiempo de acceso en nanosegundos, que como maximo seré la inversa de 133 MHz: 7,5 ns (0 un poco menor, unos 7 ns, para dar cierto margen), En todo caso, esto no quiere decir ni mucho menos que los componentes elec- trOnicos internos de estas memorias sean unas diez veces més rapidos que en las memorias EDO o anteriores; la diferencia global es debida sobre todo a otros vances que veremos cuando hablemos de estos tipos de memoria, 8 cceravicels 200151 2sens. ook. 2eerei2, cL2.5 VDD EUR T gy riemeraaane aan! Pesan 2szse-1 ssoeee ee | Figura 3.3. Etiqueta de un médulo de memoria CAS 2,5 que usa chips de 7,5 ns ("-75"), ‘uficiente para 133 MHz fisicos (en este caso 266 MT, al ser DDR) ‘Ademis, en las memorias descendientes de la SDRAM (DDR, DDR2, DDR3) lo que mas suele cambiar es la interfaz, no las celdas de memoria en si. Por todo esto, Jo que garantizan actualmente los fabricantes de memoria es que un determinado ‘médulo sera capaz de trabajar de forma fiable con una determinada velocidad de bus maxima, y en eso es en lo que debemos fijarnos; los nanosegundos serén tan bajos como sea necesario para hacerlo posible. Nota: Tanto antiguarnente con la expresién de la velocidad en ns como hoy en dia con la expresitn en forma de velocidad de bus maxima, lo ideal para evitar problemas de inestabilidad (que pueden ser muy serios) serfa que todos los médulos de memoria instalados en el PC fuesen absolutamente idénticos, de los mismos ns 0 para la misma velocidad de bus. E incluso del mismo fabricante y de similar remesa, @ poder ser. Por sypuesto, en la préctica existe un mergen razonable para la compatibilidad, siendo posibleYardware y componentes. Edicién 2012 en muchas ocasiones {jpero nada garantiza que en todas, ojo!) utilizar memories de distintas caracteristicas, siempre que iuncionen en las con- diciones soportadas por la mas lenta: por ejemplo, memorias DDR2-800 y DDR2-667 trabajando ambas con un bus de 667 MHz. 3.2.2. Velocidad de reloj (MHz) Acabamos de decir que desde la aparicién de la memoria SDRAM, lo normal es que la velocidad de la memoria se indique con un nimero que expresa la velo- cidad de reloj del bus maximo que puede soportar de forma fiable, como "PC100" para la SDRAM capaz de soportar un bus de 100 MHz. Sin embargo, hoy en dia la velocidad indicada en la designacién de la memoria rara vez se refiere a la velocidad de bus fisica, real, sino que en general se trata de MHz. “efectivos 0 equivalentes" (MTransferencias/s, MTs). Por ejemplo, la memoria DDR333 funciona con un bus fisico de 166 MHz, pero lo aprovecha de forma doble por cada ciclo de reloj (DDR, Double Data Rate), por lo que "equi- vale" a un bus de 333 MHz que sélo se aprovechase una vez. En todo caso, dentro del mismo tipo de memoria no cabe duda de que una memoria capaz de funcionar a mayor velocidad de reloj sera mas répida, Ojo, dentro del mismo tipo de memoria: la memoria Rambus PC800 funcionaba a 800 MHz equivalentes (400 MHz fisicos con dodle aprovechamiento) y sin embargo en conjunto era mis lenta que la DDR400, que funciona a "solo" 400 MHz equi- valentes (200 MHz fisicos con doble aprovechamiento). 3.2.3. Latencias y CAS Puede que alguna vez haya escuchado que la memoria de "CAS 7" es mejor que la de "CAS 8" 0 "CAS 9"; esto es algo relativamente bien sabido entre los aficionados al PC, pero no todo el mundo sabe el porqué. Bien, es bastante simple: tanto el valor "CAS" como otros varios que acompaian ala designacién de muchos médulos de memoria son tiempos de latencia, retrasos © retardos del tipo que comentamos al hablar del ciclo de acceso a la memoria. Por tanto, cuanto menores sean, mejor. Las designaciones ms empleadas en los médulos de memoria (a nivel ya de especificaciones técnicas, nunca verd algo asi en.un anuncio de una revista) dan estos valores en una de estas dos formas: + CAS-RCD-ARP-ARAS, por ejemplo 8-8-7-24. 3. La memoria RAN Estos valores estén expresados en ciclos de reloj; asi, "CAS 5" 0 "CLS" significa ita al menos 5 ciclos de reloj, darle menos tiempo seria sgado, Nunca deberian ir solos, pues se refieren a los tiempos minimos con los que es capaz de funcionar fiablemente una memoria a una cierta velocidad de bus (MHz); si aumentamos estos valores (si le damos més tiempo a la memoria para que realice sus operaciones) probablemente podamos hacerla trabajar a mayor velocidad de bus, y a la inversa, Por ejemplo, una memoria DDR2 puede que sea CAS 4 (que necesite 4 ciclos de reloj) a266 MHz, pero probablemente tendremos que configurar esa misma memoria a CAS 5 para que aleance 333 MHz de forma estable. Nota: Jugar con estos tiempos de latencia (mediante la BIOS del PC) puede ‘mejorar el rendimiento pero entra en la categorla del overclocking y resulta bastante peligroso para la estabilidad del PC, pudiendo ocasionar cuelgues, pérdidas de datos e incluso que el PC no logre arrancar si empleamos va- lores més bajos de los especificados por el médulo de memoria. De estos valores, el mas importante y comentado es el CL 0 latencia CAS (Column Access Strobe, el tiempo de acceso a la columna), por ser el tinico tiempo de retardo inevitable en todo acceso a memoria, mientras que el resto de retardos se producirin s6lo en algunos accesos. Los valores de CAS posibles dependen del tipo de memoria utilizada, del desa- rrollo de la tecnologia y, como hemos comentado, de la velocidad en MHza la que se emplee la memoria: en las memorias SDRAM y DDR los valores nominales son 3, 2,5 y 2 (de mas lento a més répido), mientras que en las DDR2 son 7, 6, 5, 4 y 3, y en las DDR3 son 11, 10, 9, 8, 7 y 6. Légicamente, la memoria con menores valores de CAS se considera de més calidad y es més cara, a veces hasta mucho mis (figura 3.4). Sin duda, dentro del mismo tipo de memoria no cabe duda de que una memoria con menores latencias (y menor CAS) seré més rapida; pero ojo, de nuevo dentro del mismo tipo de memoria. Para poder comparar tipos de memoria distintos, como DDR3 con DDR2, las latencias deberian venir expresadas en nanosegundos en lugar de en ciclos de reloj, lo cual pued> hacerse con paciencia y una calculadora pero tiene poco interés préctic 3.2.4, Ancho de banda (MB/s) y Dual / Triple Channel Tunto con las latencias que acabamos de explicar, éste ¢s uno de los parémetros fundamentales en el rendimiento de la memoria, aunque como siempre depen-Hardware y componentes. Edicién 2012 utilizados: ciertos programas acceden a ingentes cantidades de memoria de forma casi continua, mientras que otros se ejecutan casi todo el rato en la memoria caché del microprocesador. re Nae Figura 3.4. Caracteristicas de latencia indicadas por el chip SPD de un médulo de memoria DDR3-1333 Elancho de banda sencillamente es la maxima cantidad de memoria que teérica- ‘mente podria trasladarse por segundo, expresada en MBYs (megabytes por segundo) © bien en GBis (gigabytes por segundo). La regla de oro es, como habri supuesto, "cuanto més, mejor"; que en la prictica se llegue a aprovechar 0 no es otro cantar. ara calcularlo, podemos utilizar la siguiente formula: (velocidad de reloj fisica) x (aprovechamiento de cada ciclo de reloj) x (ancho del bus de datos en bits) / 8 (pata pasarlo a bytes}, y ajustar las unidades. O, si lo prefiere, puede sustituir los dos primeros factores por la "velocidad de reloj equivalente", para memorias con doble (o incluso cuidruple) aprovechamiento de cada ciclo de reloj, como la memoria DDR. Por ejemplo, la memoria DDR2-667 opera con un bus fisico de 333 MHz y doble aprovechamiento de cada ciclo de reloj (es decir, a 667 MHz, equivalentes), con un ancho de bus de 64 bits (8 bytes), por lo que es capaz de transmitir hasta 5.333 MBytes's .». 5.333 MByles/s por canal de memoria, porque el controlador de memoria puede permitir unir dos canales, en lo que se conoce como tecnologia Dual Channel (de canal dual o, en correcto castellano, de doble canal), jo incluso triple canal en el caso del controlacor, para DDR3, integrado en los Intel Core i7 para socket LGA 1366, 0 euddruple canal en los Core i7 para socket LGA 2011 (chipset X79)! Con més de un canal las cifras de ancho de banda efectivo se disparan incluso por encima de lo realmente aprovechable por la mayoria de programas, salvo en 3, La memoria RAM Para utilizar Dual Channel lo mejor es seguit al pie de la letra las indicaciones del fabricante de la placa base, que suelen resumirse en que se requieren varios miédulos de memoria, de buena calidad e idénticos dos a dos (o tres a tres, 0 cuatro a cuatro), instalados en unas ranuras de memoria concretas. Por cierto, en el caso particular de los Core i7 para LGA 1366 6 LGA 2011, si se emplean silo dos médulos en lugar de tres o cuatro, l6gicamente lo que se obtiene es Dual Channel, no Triple ni Quad(ruple). Ah, cuando digo médulos idénticos, me refiero a eso mismo: los problemas de compatibilidad al mezclar médulos de distinta marca, velocidad o incluso distinta remesa pueden ser serios ¢ impedir un funcionamiento fiable en modo Dual / Triple / Quad Channel, motivo por el que los fabricantes de ‘memoria ofrecen kits de médulos "garantizados" para estas tecnologias. 3.2.5. Voltaje Este parimetro no puede escogerse con total libertad, pues fundamentalmente depende del tipo de memoria instalado en el equipo; la tabla 3.1 resume los voltajes nominales de los principales tipos de memoria. ‘Un voltaje superior al nominal supone mayor consumo y temperatura del compo- nente, pero a veces mejora a estabilidad, sobre todo cuando se realiza overclocking (prictica que, avisamos una vez més, puede ser peligrosa, especialmente en el caso del voltaje: si juega con esto, puede quemarse... o quemar la memoria). Muchos fabricantes ofrecen médulos "de alto rendimiento" que requieren mayor voltaje, para lo que disponen de sistemas de refrigeracién mejorados... pero deben usarse con cuidado: por ejemplo, Intel avisa que, dado que el controlador de memoria esta integrado en los micros de arquitectura Nehalem (Core i7, i5, 3), "cualquier cosa por encima del voltaje nominal JEDEC para la DDR3 (1,5 V +/-un 5 por ciento) puede dafiar el microprocesador o reducir significativamente su vida itil", Avisados quedan los overclockers... Tabla 3.1. Voltajes nominales de distintos tipos de memoria DRAM Memoria Vote FPM y EDO 5 voltios 3.3 Ven algunas EDO modemas SDRAM 3,3 voltios '5 Ven algunas poco comunes DDR SDRAM 2,5 voltios 2,6 V permitido para DDR40O DDR? 1,8 votios DDR3 1,5 voltios Evitar médulos de mas de 1,65 V RDRAM 2.5 voltios 1,8 V en algunos modelos modemos‘PC: Hardware y componentes, Edicién 2012 3.3. Tipos de memoria RAM existen muchos, al igual que criterios fi ‘08 0 tecnold- sicos para clasificarlas; en este apartado atenderemos a diversas tecnologias clave que diferencian unas RAM de otras. Varios de los tipos que nombraremos estan totalmente desfasados en la actualidad 0 reducidos a se; ne conocerlos para comprender la evolucién memoria del PC y su situacién actual, jpos de memoria RAM 3.3.1. SRAM (RAM estatica) Ante todo, no confuundamos SRAM con SDRAM: la diferencia de una letra gs en este caso muy importante. SRAM significa Static RAM, RAM estatica, en cottraposicién con lamas habitual DRAM, RAM dinémica (uno de cuyos subtipos es la SDRAM, Synchronous Dynamic RAM). Ta SRAM recibe el calificativo de estitica porque para mantener los datos almacenados solo necesita seguir recibiendo electricidad, al contario que la dina. ‘mica DRAM, que necesita ser "roftescada”, actualizada eléctricamente de forma Continua, para que no se pierda fa informacién al descargarse sus condensadores, Esto hace que la SRAM sea més répida que Ia DRAM. Sin embargo, las eeldas de SRAM ocupan varias veces mis tamatio que las de DRAM y es mucho mas cara de fabricar, porlo que generalmente no se utiliza como remoria principal del sistem, sino para memorias especiales como por ejemplo {as memorias eaché del microprocesador, que necesitan ser muy ripidas, Fn cuanto a sus similitudes, tanto la SRAM como la SDRAM son RAM, memoria de acceso aleatorio (puede accederse a cualquier direccién de memoria de forma no secuencial), y ambas son volétiles (necesitan consumit electricidad Para mantener los datos almacenados, no como la ROM o las memorias flash). 3.3.2. FPM (Fast Page Mode) Esta memoria es un tipo de DRAM (como todas las que veremos a continuacién) fue se diferencia de In DRAM comin por su capacidad de manejar répidamente las columnas de las paginas de memoria, Como explicamos anteriormente, los chips de memoria DRAM se organizan én matrices de filas y colummes; para acceder a las celdas donde se encuentran los datos buscados, primero debe indicarse la direccién de la fila, acceder a ella ¥ a continuacién indicar la direccién de la correspondiente columna dentro de dicha fila, ee 3. La memoria RAM En la memoria FPM (Fast Page Mode, modo de pagina répido), basta con indicar la direccién de la fila ("pagina") y de la primera columna de dicha file: cl acceso a las siguientes columnas de la fila se realiza automiticamente (mante. niendo activa la sefial RAS para toda la pgina), lo que obviamente acelera el proceso de acceso. Esta tecnologia se sigue utilizando en la actualidad en numerosos dispositivos, aunque la memoria FPM esté total y absolutamente desfasada en lo que respecta '@ memoria principal para los equipos PC, por no ser tan "rapid", 3.3.3. EDO (Extended Data Out) y BEDO Este tipo de memoria, muy utilizada en la ya lejana época de los primeros Pentium y Pentium MMX, es una evolucién de la FPM (por eso se la conoce también como Hyper Page Mode RAM). Afade la ventaja de estar ajustada para Poder comenzar un nuevo ciclo de acceso a memoria antes de que haya terminado la salida de los datos (data out) del ciclo anterior. Algo ms répida que la FPM (pero no mucho més del 5%), tenfa la ventaja de compartir con ella grandes similitudes fisicas, pudiendo reaprovechar gran parte del proceso de fabricacién sin grandes costes; ademés, al enviar datos mas répida- ‘mente era posible utiizarla con buses de sistema més répidos, de hasta 83 MHz, motivos que extendieron répidamente su uso, For supuesto, hablamos en pasado porque también esti totalmente desfasada hoy en dia, Su sucesora natural, la BEDO (Burst EDO), no llegé a triunfar simplemente Porque lleg6 demasiado tarde al mercado. La BEDO aftadia a la EDO un modo de trabajo en rifagas (burst) de cuatro direcciones (calculando internamente las tres direcciones siguientes a la diltima recibida), de la forma x- 6-2-2-2), donde Ia "x" son el mimero de ciclos de reloj necesarios para el primer acceso y las "y" los ciclos (s6lo 1 6 2) necesarios para los tres siguientes; no debe confundirse este tipo de notacién con la ya comentada de las latencias, EI modo burst y una division interna de las operaciones (pipelining) permitian a la BEDOun tiempo de acceso mucho mas répido y por tanto utilizarla con buses de 100 MHz.o més. Aunque ademas era barata de implementar, se encontr6 el mereado cerrado porque Intel y otros fabricantes habian apostado ya por la SDRAM. 3.3.4, SDRAM (Synchronous DRAM) Este tipo de memoria ha marcado toda una época, estando ain presente tanto en su forma original como a través de sus diversas meioras (rama la DNR mdeardware y componentes. Edicion 2012 La diferencia principal que existe entre la SDRAM y los anteriores tipos de memoria consiste en que funciona de forma sincrona (Synchronous DRAM) con la sefial de reloj del microprocesador, mientras que las demas memorias son asincronas. EI problema de las memorias asincronas como la FPM 0 la EDO aparece al elevar la velocidad de reloj (la del bus) por encima de un determinado valor (unos 66 Miz): empiezan a ser totalmente incapaces de seguir el ritmo con el que se solicitan los datos, por lo que deben afadirse tiempos de espera "artifi- ciules” para darles tiempo a proparar los datos... jmientras el microprocesador espera sin hacer nada! Respecte a estas memorias, la SDRAM presenta tres mejoras’ + Es sincrona, dispone de una entrada para el reloj del bus de sistema del microprocesador, de forma que el controlador de memoria conoce exac-~ tamente el momento en el que van a llegar los datos y puede utilizar esta sincronizacién para controlar la memoria de forma mas precisa y sobre todo més simple. + Puede trabajar en réfagas (burst): tras la inevitable latencia para realizar la primera orden de lectura o escritura (que puede ocupar entre 4 y 6 ciclos de reloj), las tres operaciones siguientes pueden llegar a realizarse incluso sin "estados de espera" (es decir, en un tinico ciclo de reloj), formando una "rifaga” de cuatro operaciones que a 66 MHz podria ser de la ferma 5-1-1-1 (8 ciclos, en lugar de los 20 necesarios si trabajésemos sin réfagas) + Esti organizada internamente en bancos de celdas independientes, dos 0 cuatro por chip, entre los que puede conmutarse de forma que el flujo de datos se mantenga de forma continua (accediendo al contenido de un baneo mientras el otro hace la precarga), método que se denomina interleaving y que puede activarse en la BIOS. Eltérmino "SDRAM" podria utilizarse para referirse a cualquier tipo de DRAM sincrona, pero normalmente se emplea s6lo para la SDRAM definida original- ‘mente por la organizacién de estandarizacién JEDEC y para las DRAM sincronas derivadas de ésta. Para te-minar con este tipo de memoria, un dato fundamental: al ser una memoria sincrona, el pardmetro de funcionamiento fundamental de la SDRAM es la velocidad de bus, expresada en MHz, que puede soportar. Por este motivo, los principales tipos de SDRAM se conocen bajo los nombres de PC66, PC100 wv PCIA2 nara indicar aue son SDRAM canaces de funcionar con un bus de 66, 3. La memoria RAM Figura 3,5. Médulo DIMM de memoria SDRAM PC133 3.3.5. DDR SDRAM (Double Data Rate SDRAM) Como es bien sabido, el mundo de a informatica no se detiene jamés, y lego un momento en que ni la exitosa SDRAM en su vertiente mas rapida (PC133) parecia dar mas de si. La necesidad de aumentar el bus de sistema por encima de 133 MHz planteaba serias dificultades a Ja SDRAM, tanto a nivel téenico como econémico: un chip capaz de operar a mayor velocidad siempre es mas caro que ‘uno mas lento (algo nada sorprendente). La solucién adoptada por el JEDEC fue muy ingeniosa: mientras la SDRAM normal (y la mayoria de dispositivos sinctonos) sélo opera en uno de los flancos de la onda cuadrada que es la sefial de reloj (el flanco de subida), la memoria DDR-SDRAM utiliza ambos flancos de la sefial de reloj, el de subida y el de bajada, logrando doblar la tasa de transferencia de datos (de ahi su nombre, DDR, Double Data Rate). Debe tenerse muy en cuenta que la aparicién de la memoria DDR (como gene- ralmente se la conoce) supuso frecuentes confusiones entre los MHZ fisicos, reales, a los que funciona la memoria (Jos del bus: 100, 133, 166 6 200 MHz, general- mente) y los "MHz cquivalentes” empleados en la designacién de la DDR. Asi, un chip de memoria "DDR400" funciona a 200 MHz fisicos, pero su velocidad de reloj efectiva o equivalente es de 400 MHz (400 MT/s). Para complicar un poco mas las cosas, en ocasiones (aunque cada vez menos) se emplean otras dos designaciones: © Una similar a la de los médulos de SDRAM normal: PC200 para la DDR de"100x2" MHz, PC266 para la de "133x2" MHz, etc. Se abandoné debido a que la designacién similar que utilizaba la memoria Rambus la hacia parecer muy superior (sin serlo) + Otra basada en el ancho de banda' de a memoria, empleada generalmente para médulos: por ejemplo, PC3200 para la DDR400 0 PC400, que operando 2"200x2" MHz con un aneha de bus de 64 bits (8 bytes) es capaz de trans- mitir hasta 3.200 MBytes... por canal, porque si se emplea tecnologia hasta jure a ‘dn handHardware y componeates. Edicion 2012 Los cambios introducidos con la DDR-SDRAM no se quedaban en su doble aprovechamiento del reloj (que no es poco): su voltaje de funcionamiento es ‘menor que el de la SDRAM (2,5 voltios en lugar de 3,3 voltios), algo muy inte- Tesante para su uso en PC portatiles, y su formato fisico (el médulo) es distinto al de la SDRAM, con mas conectores (DIMM de 184 pines) y distinta distribu- cién eléetrica. Tabla 3.2. Tipos de memoria DDR SDRAM Designacién Velocidad de Desiguacién ‘Ancho de banda det chip relojfisien del médulo {por canal) DDR200 100 MHz PC1600 1.600 MB/s DDR2«66 133 ME C2100 2.133 MBYs DDR333 166 Miz PC2700 2.667 MBIs DpR400 200 MHz C3200 3.200 MBs 3.3.6. RDRAM (Rambus DRAM) o DRDRAM La historia de este tipo de memoria es una de las més accidentadas de la historia del PC. La RDRAM 0 mas correctamente DRDRAM (Direct Rambus DRAM) es una memoria propietaria (su disefio es propiedad de una empresa que cobra derechos, royalties, a quienes lo utilizan, en lugar de un estindar libre), introducida al mundo PC en 1999 por el chipset i820 de Intel para Pentium III, preparando el camino para emplearla como memoria para el entonces ya cercano Pentium 4, La RDRAM es una memoria que trabaja con un sistema muy diferente a la SDRAM a la que pretendia sustituir: en lugar de utilizar un bus de datos ancho y una velocidad de reloj relativamente baja (como los 64 bits y 133 MHz de la SDRAM PC133 de la época), la RDRAM utiliza un bus muy estrecho (el Rambus Channel, entonces de 16 bits, aunque luego se diseflaron médulos de 32 bits) que funciona a muy alta velocidad (por ejemplo a 400 MHz fisicos, con doble apro- vechamiento, en la denominada RDRAM PC800).. El objetivo detris de estos cambioses doble: aumentar el ancho de banda (1.600, MB¥/s para la PC800, contra 1.067 MB/s para la PC133) y reducir el nimero de conectores eléctricos necesarios para manejar la memoria. De estas dos ideas, la que demostré tener més sentido era la segunda, pues permite dispositivos mis sencillos y baratos de fabricar, gracias a lo cual la RDRAM se utiliz6 en muchos sistemas... como la PlayStation 2 y la Nintendo 64, porque en el mundo PC fue | La memoria RAM 2Y por qué perdié la RDRAM, cuando un gigante como Intel la apoyaba? Bueno, los motivos fueron varios: + Ia RDRAM tiene el problema de que su latencia es mucho mayor que la de las memorias basadas en SDRAM, lo que echa a perder gran parte de lo ganado por el mayor ancho de banda; * aningiin fabricante le hacia gracia quedarse fuera del pastel, porque aparte de tener que pagar a Rambus Inc,, Intel tenia firmados acuerdos de exclu- sividad que no permitian a otros hacer chipsets para Pentium 4 con soporte de RDRAM; surgieron problemas de fabricacién que al principio limitaron la disponibi- lidad de la RDRAM, retrasaron la aparicién de médulos de alta capacidad y elevaron muchisimo su precio; * y para colmo aparecié la DDR-SDRAM, un esténdar apoyado por todos (excepto Intel... al principio) que superaba a la RDRAM en rendimiento y tenia un precio muy asequible. Ademds, Rambus empez6 una batalla legal en miiltiples frentes, asegurando que parte del disefio de la DDR-SDRAM estaba basado en patentes suyas, lo que no le granjeé amistades precisamente; al final Intel acabé harta de los problemas ocasionados por la RDRAM (inicialmente vendié muchos menos Pentium 4 de los que tenia previstos, pues el chipset i850 s6lo soportaba esta conflictiva memoria) y se pas6 a la DDR-SDRAM. Por otro lado, existen algunas cuestiones pricticas en el manejo de la memoria RDRAM, como la necesidad de instalar parejas de médulos o terminadores (falsos médulos llamados "CRIMM") en determinadas configuraciones, pero esto no es en absoluto calificable como un problema, En todo caso, es muy probable que algtin dia las ventajas de una memoria con estrecho ancho de bus (perdén por el chiste) como la RDRAM sean necesarias en el mundo PC. Por si acaso, algunos lanzaron chipsets para esta memoria (como el SiS R659 de cuddruple canal) y Rambus mejoré el disefio (con anchos de bus de 32 bits y velocidades de hasta 800 MHz con doble aprovechamiento, para un ancho de banda de 6.400 MB/s por canal), aunque parece improbable que algo con el nombre Rambus sea considerado aceptable en el mundo PC en un futuro cercano... salvo que Intel lo apoyase de nuevo, claro. 3.3.7. DDR2 SDRAM Esta memoria, también conocida con los nombres de DDR-II 0 DDR-2, es la evolucién natural de la DDR-SDRAM o DDR, de la que se diferencia por losHardware y componentes. Edicién 2012 + Su bus funciona al doble de velocidad que los chips de memoria (y ademas mantiene el doble aprovechamiento de la sefial de reloj "DDR"), + Necesita menor voltaje, s6lo 1,8 V en lugar de 2,5 V. + Utiliza chips con un encapsulado mejorado, como BGA en lugar de TSOP, para funcionar correctamente a altas velocidades. Aparte del cambio de voltaje y de encapsulado (aunque en realidad el BGA se utilizaba ya en muchas memorias DDR), las principales diferencias se encuentran en el bus de memoria; la memoria del interior de los chips DDR2 funciona a la mitad de la velocidad del bus, es bastante similar a la DDR, algo muy ventajoso pues supone pocos cambios en los procesos de fabricacién y por tanto unos costes asumibles, tanto por el fabricante como por el usuario final. Figura 3.6. Médulo DIMM de memoria DDR2 (chips tipo FBGA) Lamentablemente, el cambio de velocidad entre el bus y los chips hace inevi- table que las latencias de la DDR2 (tanto la CAS como el resto) aumenten bastante respecto a la DDR, pasando de valores tipicos de 3-3-3-8 en la DDR400 a 5-5-5-15 en la DDR2-667, por ejemplo; afortunadamente, la evolucién de la tecnologia esté dando médulos con latencias reducidas y alta velocidad de reloj a precios cada vez mas razonables. La memoria DDR2 més répida de uso habitual en PC de escritorio era la DDR2-800 (en portatiles era algo ms comin la DDR2-667), aunque existen modelos mucho més ripidos, imprescindibles para el overclocking, las especificaciones mas habituales se resumen en la tabla 3.3. Tabla 3.3. Tipos de memoria DDR2 SDRAM Designacion Velocidad fistea Designacion —-_Ancho de banda del chip, del bus del médulo (por canal) DDR2-400 200 Mintz 3.200 MBIs DDR2-533 266 MHz PC2-4300 4.267 MBIs DDR2-667 333 MHz PC2-3300 5.333 MBs DDR2-800 400 Miz PC2-6400 6.400 MBIs DDR2-1065 533 MHz PC2-8500 8.533 MB/s 3.La memoria RAM 3.3.8. DDR3 SDRAM "Si tienes una buena idea... exprimela todo lo que puedas." Esta parece ser la opinién de los fabricantes que forman el JEDEC, productores y directores de la tercera parte de la pelicula de la memoria DDR (que seria la cuarta en la historia de las SDRAM): la DDR-III 0 DDR3. Las principales novedades de la DDR3 son las siguientes: + Velocidad de bus fisica cuddruple de la interna, al menos 400 MHz (y doble aprovechamiento de la seftal de reloj, 800 MT/s), posible por la mejora de sus 1/0 prefetch buffers para precarga de datos en rafagas. + Menor voltaje (1,5 V) y menor consumo que la DDR2. + Mayor densidad, permite médulos de mayor capacidad (admite chips indi- viduales de hasta 8 Gbits) + Sensor de temperatura en el médulo, de forma opcional (aunque obligatorio en algunas placas base para servidor), + Como aspecto negativo, mayores latencias que la DDR2. ‘Cuando se presents en el mercado PC, de la mano de Intel, la DDR3 era real- mente poco competitiva, por ofrecer una latencia algo mayor (tipicamente 7-7-7-20 para la DDR3-1066) pero, sobre todo, por su elevadisimo precio. A finales de 2009, su precio se igualé al de la DDR2 y sus latencias habian mejorado mucho (se encuentraban médulos CAS 7 de DDR3-1333, aunque no siempre de bajo voltaje) y la DDR3 se convirtié en 1a memoria de uso general, situacién que puede que dure hasta 2013-2014. ‘Aunque existen versiones de hasta 2133 MT/s (DDR3-2133) y con latencias CAS bajisimas (por ejemplo DDR3-1600 7-8-7-20, "CAS 7"), estos médulos son bastante caros, rara vez. de menos de 1,65 V y sélo se aprovechan para hacer fuertes overclockings: diversas pruebas de rendimiento demuestran que, a partir de DDR3-1600 CAS 8, la diferencia de rendimiento es muy escasa, para la gran mayoria de usuarios no justifica el elevado ineremento de precio. Tabla 3.4, Tipos de memoria DDR3 SDRAM Designacion Yeloctdad fistea Designacioa ——Ancho debanda del chip del bus del médulo (por canal) DDR3-800 400 ME PC3.6400 6.400 MBIs DDR3-1066 533 MHz PC3-8500 8.533 MBIStardware y componentes. Edicién 2012 Designacién, ‘Velocidad fisica ‘Ancho de banda del chip det bus (por canal, DDR3-1600 800 MHz PC3-12800 12.800 MB/s DDR3-1866 933 MHz PC3-14900 14.933 MBIs DDR3-2133 1.067 Mita PC3-17000 17.067 MB/s 3.3.9. Memorias de bajo voltaje: DDR3L, DDR3U, LPDDR, LPDDR2 y LPDDR3 Todos los equipos que funcionan con baterias, ya sean PC portatiles clasicos, tablets 0 teléfonos smartphones, comparten la necesidad comin de tener un consumo tan bajo como sea posible, lo que implica funcionar con voltajes redu- cidos. Las memorias DDR3L y DDR3U abordan esto mediante la reduecién del voltaje desde los 1,5 V nominales de la DDR3 (a menudo elevados hasta 1,66 1,65 V, como. acabamos de mencionar) a 1,35 V (L) y 1,25 V (U). Los cambios para lograrlo son relativamente menores, aunque limitan algo su velocidad maxima, tipicamente DDR3L/U-1600... que es mas de lo utilizado por la gran mayoria de PC portatiles. Los médulos suelen incluir la letra en su designacidn: PC3L / PC3U. Por otro lado, Ia memoria LPDDR es un desarrollo menos potente, pero mis especifico para el mercado de bajo consumo, como indica su nombre: Low-Power DDR. Légicamentz, se basa en la memoria DDR, pero de 1,8 V en lugar de 2,5 V. y a menudo integrada en el SoC (el "micro + GPU + chipset + otros") del dispo- sitivo portatil o en encapsulados compactos como MCP 0 PoP. La potencia de la LPDDR no es muy elevada, ya que "s6lo" es DDR, "sdlo" aleanza un maximo de 400 MTs y su bus es "s6lo" de 32 bits (aunque puede implementarse cor Dual Channel)... pero eso es suficiente para los dispositivos a los que se ha destinado, como los exitosos iPad y iPhone 4 de Apple. En cuanto a la LPDDR2, evidentemente adopta muchos conceptos de la DDR2, aunque con un voltaje muchisimo menor, habitualmente sélo 1,2 V. Su potencia depende mucho de la implementacién (nimero de canales y velocidad de reloj, de 100 a 533 MHz, 200 a 1.066 MT/s), pero es més que suficiente para todos los tablets y smartphones avanzados del momento (si, por ejemplo los iPad 2 y iPhone 4S basados en el SoC Apple A5). Ah, la LPDDR3 esta en desarrollo, como no: cuando lea estas lineas el JEDEC quizés haya publicado ya su especificacién (zmediados de 2012, tal vez?) y sin diva la ve ‘en mnchne dicnacitivac (armactn nae al Dad A va waraman\ 3. La memoria RAM 3.3.10. Otras alternativas de futuro Desde los problemas surgidos en su dia con la memoria Rambus DRAM, los fabri- ‘antes se han comportado de forma quizas algo mas conservadora, lo que propicié una adopcién consensuada y pacifica, aunque algo lenta, de la memoria DDR3. El futuro previsible seria pasar al enésimo refinamiento de la SDRAM, la DDR4, cuya especificacién definitiva esté prevista para mediados de 2012; utilizaria menor voltaje (1,2 V como maximo) y podria empezar a comercializarse con unas 1,66 2,1 GTis (equivalente a lo que ofrecen las DDR3-1600 y DDR3-2133), con un méximo previsible de como minimo 3,2 GTis y quizis avances para reducir el paralelismo de Jas memorias actuales, que complica el disefto de las placas base. En todo caso, cuando en algun punto del futuro las SDRAM agoten su potencial, quizés se sustituyan por ser algo nuevo, ni siquiera un tipo de DRAM sino algo como las tecnologias: + MRAM 0 RAM magnetorresistiva, en estudio desde hace afios pero que no acaba de despegar; quizés lo haga en su variante Spin-Transfer Torque (STE-MRAM 0 SPRAM). + PRAM, PCM 0 RAM de cambio de fase, con bastantes apoyos (incluidos Intel, Samsung e IBM) pero probablemente mas competencia para la memoria flash que para la DRAM. + Z-RAM 0 RAM sin condensadores (Zero capacitors), muy répida y muy densa, pero que requerirfa importantes inversiones para modificar las fabricas de memoria que no esta claro vayan a realizarse. A dia de hoy, las mas disponibles son las menos radicales XDR DRAM y XDR2, tecnologias de memoria muy flexibles, basadas en un bus punto a punto bastante estrecho (normalmente de 16 6 32 bits) que funciona a tremendas velo- cidades (hasta 7,2 GHz), proporcionando anchos de banda de jhasta 28,8 GB/s por médulo! XDR es una tecnologia bastante madura, elegida por Sony para su PlayStation 3, cuyo principal problema es que su inventora (y poseedora de las patentes, claro) se llama... Rambus Inc. 3.4. Médulos de memoria Como ya hemos comentado y visto en fotografias, tos médulos de memoria son tarjetas de circuito impreso rectangulares donde van soldados los diversos chips de memoria, Los médulos tienen un determinado nimero de conectores eléctricos externos denominados "pines", que hacen contacto con la placa base al insertarseHardware y componentes. Edicién 2012 3.4.1. Médulos SIMM, DIMM y RIMM Cada tipo de memoria suele tener asociado un tipo de médulo distinto, pues variarén tanto el ntimero como la utilizacién de las sefales eléctricas, por no hablar del voltaje. Ademés, para evitar confusiones al usuario, los médulos y las ranuras inelayen una serie de muescas en diversas posiciones que hacen imposible instalar médulos de caracteristicas incompatibles con Ia placa, pues un error de este tipo podria tener consecuencias fatales, Los médulos de memoria tienen un determinado ancho en bits (8, 16, 32 6 64 bits, con bits adicionales si soportan paridad), de manera que para completar el aacho del bus de datos (de 32 bits para los 386 y 486, y de 64 bits desde los tiempos del Pentium y el Athlon) puede ser necesario instalar varios médulos, por supuesto del mismo tipo y tan parecidos como sea posible. La tabla 3.5 recoge las caracteristicas de los tipos de médulo mAs importantes (excepto los especificos para PC portitiles, que estin en el siguiente apartado), asi como la memoria que suele instalarse en ellos. Tabla 3.5. Tipos de médulos de memoria Tipo N'pines —Ancho (bits) Tamaflo (mm) ‘Tipo de memoria sIMM 30 8 89 DRAM 0 FPM SIVM 72 32 108, FPM 0 EDO DIMM 168 4 133 SDRAM DIMM 184 o4 133 DDR DIMM 240 ot 133 DDR2 6 DDR3* RDM 184 16 133 RDRAM RIMM 232 2 133 RDRAM (* incompatibles eléctrica y fisicamente entre si, con muescas en distintas posiciones para no confindir DIMM DDR2 con DIMM DDR3) En cuanto a las siglas "x-IMM", significan Single / Double / Rambus In-line Memory Module, médulo de memoria en linea Simple / Doble / Rambus. El cali- ficarivo de simple o doble se refiere a que en los SIMM los pines estén conectados ‘a ambas caras del médulo (los 30 6 72 de una cara son los mismos en la otra), ‘mieatras que en los DIMM las conexiones son distintas en cada cara (por ejemplo, un DIMM de 240 pines tiene 120 pines por cara). Para instalarlos, los SIMM se introducen en angulo de 45 grados y se enderezan hasta que quedan sujetos por 3. La memoria RAM (aunque la ranura en si podria estar inclinada para ocupar menos, en equipos de pequefio tamaiio o servidores con muchas ranuras). En cuanto a los RIMM, son fisicamente casi idénticos a los DIMM, aunque con los chips de memoria cubiertos por un disipador de calor, elemento que cada vez. es més comtin en los DIMM y casi imprescindible si se va a realizar overclocking Aviso: Hunca instale con fuerza un médulo de memoria sin prestar antes mucha atenci6n a su ranura, que presentaré unas muescas para impedir Ja introduccién de médulos incompatibles con fa placa base, como por ejemplo médulos DDR3 en placas para DDR2. En cuanto a los DIMM de 168 pines, se diferencian a primera vista de los de 184 6 240 porque los de 168 pines tienen dos muescas y los otros sdlo una (de nuevo en distinta posicién, para no confundirlos). 3.4.2. Modulos para PC portatiles ‘Normalmente en un portatil sélo hay dos ranuras de memoria, una libre y otra ocupada, aunque en el peor de los casos podrian estar las dos ocupadas desde el principio, obligando a desechar un médulo para ampliar la memoria. Por ello, conviene informarse bien y adquirir el portatil con el maximo de memoria que vayamos a necesitar a lo largo de su vida dtl ya instalada, o bien con una ranura libre. Los médulos de memoria para portatiles se denominan SO-DIMM (en los rarisimos casos en que se usé memoria Rambus-DRAM, SO-R/MM) y son de tamafo mucho mas reducido que los médulos para PC de escritorio, excepto en los portatiles sustitutos de PC de escritorio mas grandes y baratos, que podrian utilizar médulos DIMM de tamaito normal. También existe un formato ain mas pequefio, muy poco extendido, e MieroDIMM 0 MDIMM. Tabla 3.6. Formatos de médulo de memoria para PC portitiles Tipo N° pines Ancho (bits) Tamafio(mm) Tipo de memoria SO-DIMM 72 2 Cy FPMoEDO SO-DIMM 144 6 68 SDRAM SO-DIMM 200 6a 6s pr SO-DIMM 200 64 68 DDR?ardware y componentes, Edicion 2012 Tipo N*pines Ancho (bits) Tamaflo(mm) Tipo de memoria SO-RIMM 160 6 6 RDRAM MicroDIMM 144 6 39 SDRAM ‘MicroDIMM 172 64 46 DDR MicroDIMM 214 64 s4 DDR? MicroDIMM 214 6 34 DDR} Los SO-DIMM para memoria DDR 0 DDR? se diferencian mediante una muesca situada en posiciones distintas, muesca también distinta (mas centrada) en los DDR3 pese a ser de mas pines; los MicroDIMM de 214 también tienen ‘mueseas, pero en Ios laterales (4 para DDR2, 3 para DDR3). El ancho en bits indicado en Ia tabla 3.6 se refiere a médulos sin paridad ni ECC (con mucho los més extendidos). Existen médulos SO-DIMM de 100 pines para memoria EDO, SDRAM o DDR, pero suelen utilizarse s6lo en impresoras, no en PC portitiles. Para instalar un médulo SO-DIMM, normalmente se inserta en dngulo en la ranura yluego se endereza hasta que queda sujeto por las presillas laterales (como Jos antiguos SIMM). Por cierto, antes de instalar memoria en un portitil lea con detalle el manual y no olvide desconectar toda ta cortiente del portitil, incluida Ta baterfa. Figura 3.7. Médulo de memoria DDR3 en formato SO-DIMM, en su ranura (izquierda) ya medio introducir (jen dngulo!) Finalmente, cuando estos médulos se emplean en equipos portitiles, siempre es preferible que scan del menor voltaje posible, para reducir el consumo, de ‘manera que son preferibles los DDR3 (1,5 V) a los DDR2 (1,8 V) y por supuesto estos a los ya desfasados DDR (2,5 V) y SDRAM PC66, PC100, PC133 (3,3 V)-- jaunque en realidad se instala lo que el fabricante ha decidido implementar, claro, 3. La memoria RAM 3.4.3. Médulos registered y unbuffered ‘Cuando se instalan muchos chips de memoria en un médulo, 0 muchos médulos de memoria en un equipo, como sucedeen los servidores 0 las estaciones de trabajo, la estabilidad empieza a ser precaria por motivos eléetricos. Incluso ocupar las ‘cuatro ranuras que ineluyen muchas placas base de escritorio puede llegar a obligar a reducit un poco la velocidad de funcionamiento de la memoria para lograr un funcionamiento estable. Para evitar esto, se puede afiadir registros 0 buffers a los médulos, circuitos que aseguran la estabilidad... a costa de perder algo de rendimiento en los registered, porque este sistema retrasa las sefiales eléctricas un ciclo de reloj adicional. Un médulo registered se diferencia visualmente por tener uno 0 varios chips mas (a veces de pequetio tamafio y dispuestos horizontalmente) que el correspondiente médulo unregistered 0 unbuffered (sin registros ni buffer’). Los médulos registered sélo deben utilizarse cuando son necesarios: son mas ‘aros, se pierde rendimiento y no pueden utilizarse en todos los equipos (dependera del controlador de memoria). Ademés, los médulos registered no deben mezclarse nunca con los unbuffered. Figura 3.8, Médulo registered de memoria DDR 3.4.4, Médulos FB-DIMM Un caso particular de médulos con buffers son los Fully Buffered DIMM 0 FB-DIMM, utilizados por Intel en algunos de sus modelos de placas base para servidor y por Apple en varios modelos de Mac Pro. Se trata de un sistema que transmite los datos entre el médulo y el controlador de memoria mediante un bus serie en lugar de uno paralelo, lo que implica que el nimero de lineas de conexién es muchisimo menor, pero funcionando a mucha mayor velocidad de reloj, 4 GHz ‘o més (similar al cambio de la tecnologia PATA, ATA paralelo o IDE, porla SATA, ATA en serie). En este caso el chip que hace de buffer se denomina AdvancedHardware y componentes. Edicién 2012 miédulos registered clisicos. EAMB recibe los datos y se encarga de distribuirlos a los chips de memoria; los médulos FB-DIMM tienen 240 pines, como los médulos. DDR2 estandar pero con distinta posicién en sus muescas para evitar insertar en la ranura el médulo equivocado. ‘om \ Figura 3.9. Esquema del funcionamiento de los médulos de memoria FB-DIMM (fuente especificaciones técnicas de médulos de Samsung Electronics) La tecnologia FB-DIMM incrementa la estabilidad al tiempo que mantiene un ancho de banda muy elevado, facilita el disefio de las placas base y permite médulos de muy alta capacidad, pero presenta tres problemas: el elevado coste de los médulos, el calor generado por el atareado AMB y el incremento de la latencia debido al buffer AMB, latencia que aumenta con el niimero de médulos FB-DIMM al tratarse de una comunicacién en cadena, punto-a-punto (P2P), entre cada médulo a través de su AMB. Todo ello hace poco claro el futuro de esta tecnologia, al menos fuera del mundo de los servidores; por ahora sélo se ha implementado en DDR2, alin no en DDR3. 3.4.5. Médulos con paridad o con ECC Cuando la informatica se emplea para tareas consideradas "criticas" (entre las cuales no suelen ineluirse los juegos, vaya usted a saber por qué), resulta importante asegurar la integridad de los datos de la memoria, o al menos saber si se han produ- cido fallos al leerlos o escribirlos. Los métodos para lograr esto son la paridad y el ECC. Ambos consisten en un célculo matematico, un algoritmo, que se realiza a todos los datos; si la comparacién del resultado con los datos presenta diferencias, puede 3.La memoria RAM + Paridad: E1 método de control mas antiguo, genera un bit que indica si en cada byte existe un mimero par o impar de ceros (o bien de unos, la paridad puede usar un esquema par o impar). Justo antes de enviar los datos fuera de la memoria, se examinan el byte y el bit de paridad para ver si ha habido cambios; de ser asi, se sabe que se ha producido un error, aunque no permite corregirlo por no saber en cual de los bits del byte esté. Y, aunque poco probable, podria dejar pasar errores si se producen varios por parejas. ES un sistema de alarma que impide almacenar y arrastrar el error, més que un método para conseguir mayor integridad de los datos, * ECC: Error Correction Code, cédigo de correccién de errores. Mas modemo, permite detectar y corregir errores "pequeiios" (los errores de un bit), y detecta pero no corrige errores mas serios, En ambos métodos se necesitan ms bits por cada byte, de forma que los médulos pasan a ser de 9, 18, 36 6 72 bits en el caso de que utilicen paridad o de 39 6 72 en el caso de que utilicen ECC (ECC trabaja a nivel de "palabra", el ancho total del bus, y necesita 7 bits adicionales para un bus de 32 bits 0 bien 8 para uno de 64 bits). Visualmente puede verse que existen més chips de memoria, con un nimero total de chips divisible por tres o cinco. EI proceso de control de errores lleva tiempo, lo que se traduce en una ligera pérdida de rendimiento; sin embargo, aunque la mejora en los procesos de fabri- cacién hace poco probables los errores de memoria, sin duda se producen (aunque a veces sea en el lapso de meses 0 allos). Por todo ello, es raro encontrar un servidor que no utilice memoria ECC (el aumento de precio es asumible), al igual que puede garantizarse que cualquier equipo doméstico emplea médulos non-ECC (no-ECC, efectivamente); es més, los, controladores de memoria para sistemas no dedicados a tareas criticas no incluyen casi nunca soporte para memoria ECC. Tebricamente las caracteristicas de regis- tered y ECC son completamente independientes, pero en la prictica actual casi siempre se incluyen o excluyen juntas, vendiéndose médulos "estindar” unbuffered y non-ECC, y médulos "para servidores” registered y ECC. 3.4.6, Autoconfiguracio6n del médulo: chip SPD Desde hace alos, todos los médulos de memoria modemos (del tipo DIMM, ‘generalmente) incluyen un pequefio chip adicional de memoria ROM (permanente) denominado SPD, Serial Presence Detect, deteccién de presencia en serie, que almacena la configuracién exacta del médulo para la que el fabricante garantiza