d) Ejemplos de Aplicaciones

EJEMPLO 1: DISEÑAR UN DIVISOR DE FRECUENCIA ENTRE 4 CON EL MISMO ANCHO DE PULSO

CK

0 1 2 3 0 1 2 3
t
CK/4 “1”
t
Q0
0 1 0 1 0 1 0 1
t DIVISOR DE FRECUENCIA ENTRE 4
Q1
0 0 0 0
1 1 1 1
t
Q T Q T
FF1 FF0
Q´ Q´

CK/4 CK
 EJEMPLO 2: DISEÑAR UN CIRCUITO CONTROL DE PALABRA DE 8 TIEMPOS

CK DIAGRAMA DE TIEMPOS

0 1 2 3 4 5 6 7
t
START
t
STOP
t
Q
t

CIRCUITO CONTROL DE PALABRA DE 8 TIEMPOS

8 t
START S Q
FF
STOP
R

111
COUNT ENABLE
CK MODULO 8
APLICACIONES:

Juego de ajedrez (viejitos PIXAR)

Horno de microondas
Estudio de fotografía
Sistema de Comunicaciones PROTOCOLO
Etc.
 3.­ DISEÑO DE REGISSTROS

a) Introducción:

Los Registros son Circuitos Secuenciales capaces de almacenar información binaria. El

arreglo de las compuertas de la lógica combinacional determina como será recibida y
transmitida la información.

Si los FF´s del Registro se disparan con frente de onda son llamados simplemente registros,
pero si los FF´s se disparan por NIVEL se les conoce como LATCH, los LATCHES sirven para
guardar información temporalmente para ser transmitida de un dispositivo a otro.

POR EJEMPLO EN EL PUERTO

DATOS LATCH PARALELO DE LAS
COMPUTADORAS DE ANTES,
LLAMADO CENTRONICS
NIVEL
ENABLE
La arquitectura básica de un Registro es de la siguiente forma:
DATOS DE ENTRADA

n
REGISTRO N BITS
LINEAS DE
CLC CONTROL

Q D Q D Q D

CLEAR
CK

ENABLE

PN­1 P1 P0
b) Tipos de Registros:

Los Registros se clasifican según reciban y transmitan la información, tenemos 4 tipos de

registros:

1.­ Registro Entrada Paralelo, Salida Paralelo (P/P).

2.­ Registro Entrada Serie, Salida Paralelo (S/P).
3.­ Registro Entrada Paralelo, Salida Serie (P/S).
4.­ Registro Entrada Serie, Salida Serie (S/S).

A los registros con Entrada o Salida Serie se les conoce también como REGISTROS DE
CORRIMIENTO (S/P, P/S y S/S), de tal forma que, algunos autores solo mencionan 2 tipos
de Registros: el REGISTRO PARALELO y el REGISTRO DE CORRIMIENTO.
 A3 A2 A1 A0 ENT PARALELO
i) Registro P/P: n
­ Representación FF FF FF FF CARGA/MANTIENE
CK
P/P CLEAR
P3 P2 P1 P0 ENABLE
n
­ Diagrama Lógico

A3 A2 A1 A0 SAL PARALELO

P/P CARGA/MANTIENE

EL REGISTRO P/P SE NECESITA

UN TIEMPO PARA CARGAR Y
QD QD QD QD UN TIEMPO PARA LEER

CK
CLEAR
ENABLE

P3 P2 P1 P0
 ii) Registro S/P: ENT SERIE
FF FF FF FF ENT SERIE
- Representación SHIFT/MANTIENE
CK
S/P CLEAR
P3 P 2 P 1 P0 ENABLE
n
- Diagrama Lógico

SAL PARALELO

S/P SHIFT/MANTIENE 4 t
ENT SERIE

EL REGISTRO S/P SE NECESITA

QD QD QD QD 4 TIEMPOS PARA CARGAR Y
UN TIEMPO PARA LEER

CK
CLEAR
ENABLE

P3 P2 P1 P0
 iii) Registro S/S: ENT SERIE

- Representación SHIFT/MANTIENE
CK
SAL SERIE FF FF FF FF ENT SERIE S/S CLEAR
ENABLE
- Diagrama Lógico
SAL SERIE

4 t 4 t

S/S SHIFT/MANTIENE
ENT SERIE
EL REGISTRO S/P SE NECESITA
4 TIEMPOS PARA CARGAR Y 4
SAL TIEMPOS PARA LEER
QD QD QD QD
SERIE

CK
CLEAR
ENABLE 4 t
REGISTRO S/S
DIAGRAMA DE TIEMPOS

CK MANTIENE

t
ENT SERIE
1 0 1 1 t
SHIFT
t
Q0
1 0 1 1 1 t
Q1
1 0 1 1 1 t
Q2
1 0 0 1 1 t
Q3
1 1 0 1 1 t
ENABLE
t

CARGA LECTURA
CARGA OJO: LOS DATOS DE ENTRADA
COMPLETA SERIE SE ALMACENAN EN
PARALELO
 ENT PARALELO
iv) Registro P/S: n
A3 A2 A1 A0
- Representación CARGA/SHIFT
CK
SAL SERIE FF FF FF FF P/S CLEAR
ENABLE
- Diagrama Lógico
SAL SERIE
A3 A2 A1 A0
4 t

P/S CARGA/SHIFT

EL REGISTRO P/S SE NECESITA

UN TIEMPO PARA CARGAR Y 4
SAL QD QD QD QD TIEMPOS PARA LEER (SHIFT
SERIE NEGADA Y ENABLE VALIDA)

CK
CLEAR
ENABLE 4 t

NOTA:ESTE REGISTRO NO ALMACENA

SOLO CARGA Y RECORRE
���������������������������������������������������������������������������
���������������������������������������������������������������������������������
�����������������������������������������������������