Documentos de Académico
Documentos de Profesional
Documentos de Cultura
net/publication/265877382
CITATIONS READS
0 690
3 authors:
Dilaila Criado
Universidad Tecnológica de la Habana, José Antonio Echeverría
3 PUBLICATIONS 1 CITATION
SEE PROFILE
Some of the authors of this publication are also working on these related projects:
EVALUACIÓN POR SIMULACIÓN EN PROTEUS DE SALIDAS PWM DE ARDUINO UNO View project
All content following this page was uploaded by Pablo Montejo on 25 April 2017.
RESUMEN / ABSTRACT
En este trabajo se describe, el diseño del núcleo de un microcontrolador AVR, en específico uno similar al
AT90S8515. Se utiliza el lenguaje de descripción de hardware VHDL con dispositivos programables de las familias
Cyclone y Cyclone II de Altera. Los objetivos que se persiguen con este trabajo son; valorar alternativas de diseño de
sistemas digitales en circuitos programables, contar con el diseño de un núcleo AVR para futuras aplicaciones como
modulo IP y realizar diseños de sistemas con varios procesadores (SoPC).
Palabras claves: FPGA, Microcontrolador, Módulo IP, núcleo AVR, VHDL,
Design of an AVR microcontroller core using programmable logic from Altera.
This paper describes the design of the nucleus of an AVR microcontroller, in particular a similar AT90S8515. It uses
the hardware description language VHDL programmable devices with Cyclone and Cyclone II from Altera. The
goals of this work are assessing alternative design of digital systems in programmable circuits, with the design of an
AVR core module for future applications such as IP and to perform system designs with multiple processors (SoPC).
Key words: AVR core, FPGA, IP Module, Microcontroller,VHDL
Unidad de 16 Bits
Registros
Unidad de
Búsqueda de
Generador
Instrucciones
RAM de
Constantes
BUS_PORT
Wb Wa
Instrucción
MUX_B MUX_A
Decodificador
BUS_2 BUS_1
Señales de control
Reloj Circuito
ALU Status
de
MCLR Control
BUS_ALU
Port Port Port Port
a b c d
A la entrada de los
Unidad de Control registros
Unidad de Procesamiento
BUS_PORT
BUS_B_SEL 2 2 BUS_A_SEL
MUX_B MUX_A
BUS_B BUS_A
0 1 Cy
Carry_OUT
2 Unidad Unidad Unidad de
Carry Zero
Aritmetica Lógica rotaciones y pase
Carry_SEL Signo
Over Flow
SEL_OP
DC
Test Condition T
ALU_OUT
Figura 2. Arquitectura de al ALU.
Reg_Indice
INT_Vector
PC N
N
Stack
N niveles
CLK ROM
16 pop push
Instrucción
Instr Sleep
Reset
IRQ
Interrupt
IRQ
Fetch_Exe
Word
Word # 1
State_1
/State_2 State # 2
Word # 2
State # 1 State_2