Está en la página 1de 5

Universidad Nacional Autonoma de Mexico

Facultad de Estudios Superiores Cuautitlan


Laboratorio de Sistemas Digitales
1509 A Practica N°2
Compuertas Logicas Integradas
Profe. Ing. Leonel Ibarra Buendia
Alumno: Gonzalez Marquez Elizabeth
Fecha de realizacion:10/10/2021 Fecha de entrega 11/10/2021
5to Semestre

OBJETIVOS
• Reafirmaremos el uso de los circuitos integrados de las familias logicas TTL
Y CMOS, para poder constatar los valores de voltaje de las mismas
compuertas.
• Al igual, obtener las tablas de verdad de las compuertas logicas basicas
integradas para su comparacion.
INTRODUCCION
TRANSISTOR–TRANSISTOR LOGIC (TTL)
Caracteriza por tener 3 etapas:
• La etapa de entrada por emisor: Se utiliza un transistor multiemisor en lugar
de una matriz de diodos de DTL.
• Separador de fase: Es un tránsito conectado en emisor común que produce
en su colector y emisor señales en contrafase.
• Driver: Está formada por varios transistores, separados en 2 Grupos. El
primero va conectado al emisor del separador de fase. El segundo grupo va
conectado al conector de diversos de fase y produce el alto nivel.
COMPLEMENTARY METAL-OXIDE-SEMICONDUCTOROXIDE (CMOS)
El bajo consumo de potencia estática, gracias a la alta de impetencia de entrada de
los transistores de tipo MOSFET y a que, en el estado de reposo, un circuito CMOS
sólo representar a corrientes parásitas. Gracias a su carácter regenerativo, los
circuitos se CMOS son robustos frente al ruido o degradacion de señal debido a la
impedancia del metal. De interconexión.
Los circuitos CMOS son sencillos de diseñar. La tecnología de fabricación de está
muy desarrollada y es posible conseguir densidades de integración muy altas a un
precio mucho menor que en otras tecnologías.
Son vulnerables a la latch-up: Consiste en la resistencia de un tiristor parásito en la
estructura CMOS. Que entra en conducción cuando la salida supera la alimentación.

DESARROLLO
TRANSISTOR–TRANSISTOR LOGIC (TTL)
1. De acuerdo al grafico mensionado, usar el cirucitos integrado 74LS04 y con
visto en clase se sabe que usa un volvaje de alimentacion de 5V y el aterminal
14V y 0V en la terminal 7.
2. Producir la tabla de verdad, considerando 1 logico =5V y 0 logico =0V.

A S(Voltaje)
0V 5V
5V 0V
Si trabaja como inversor

3. Continuar con las simulacion 2.4

A S(Voltaje)
0V 5V Encendido
1V 0V Apagado

4. Posteriormente obtener la tabla de verdad para cada circuito desde el 2.5


hasta el 2.8, cada circuito tendra 2 entradas. Considerando que el 2.8 al
cambia la numeracion de las terminales.

2.5
A B S
0 0 Apagado
0 1 Apagado
1 0 Apagado
1 1 Apagado
2.6
A B S
0 0 Apagado
0 1 Encedido
1 0 Encedido
1 1 Encedido

2.7
A B S
0 0 Encedido
0 1 Encedido
1 0 Encedido
1 1 Apagado

2.8
A B S
0 0 Encedido
0 1 Apagado
1 0 Apagado
1 1 Apagado

COMPLEMENTARY METAL-OXIDE-SEMICONDUCTOROXIDE (CMOS)


5. Para los circuitos CMOS alimenetalos con un voltaje de 10V, y realizar los
paramentros mencionados en la practica y comprobar los datos.
6. Obtener los valores del circuito integrado CD4069. 1=10V y 0=0

A S(Voltaje)
0V 10V
10V 0V
El inversor niega la entrada de 0 a 10V
7. Recabar las tablas de la verdad de los circuitos CMOS, considerando que
se tienen 2 entradas.

4001 Compuerta NOR


A B S
0 0 1
0 1 0
1 0 0
1 1 0
4011 Compuerta NAND
A B S
0 0 1
0 1 1
1 0 1
1 1 0

4071 Compuerta OR
A B S
0 0 0
0 1 1
1 0 1
1 1 1

4081 Compuerta AND


A B S
0 0 0
0 1 0
1 0 0
1 1 1

CUESTIONARIO
1. De acuerdo con la hoja tecnica, llenar la siguinte tabla.
74LS08 CD4081
VIH 2V +25C=3V
VIL 0.8V +25C=1.5V
VOH 3.4 V +25C=5V
VOL 0.35V +25C=0V
IIH 20mA +25C=3V
IIL -0.36mA +25C=
IOH 0.4mA +25C=-0.88mA
IOL 8mA +25C=0.88mA
TPLH 6-18ns 5V=90ns
TPHL 5-18ns 5V=100ns
2. Convertir el siguiente circuito a lógico NAND y dibujarlo

REFERENCIAS
Morris, M.(2003). Diseño digital. (1a edición) México: Prentice Hall.

También podría gustarte