1. ¿Cuáles son los tipos de unidades de diseño en VHDL?

Las unidades de diseño en VHDL son la declaración de entidad, la

arquitectura, la configuración, la declaración de paquete y el cuerpo del
paquete
2. ¿Qué es una Entidad en el diseño VHDL?
Una entidad es el conjunto de elementos electrónicos que componen a un
sistema digital
3. ¿Cuáles son los tipos de variables más utilizados en VHDL?
Los tipos de variable más utilizados son:
 Bit: valores 0 y 1 logicos
 Boolean: valores de verdadero o falso
 Bit_vector: señal que representa un conjunto de bits
 Integer: valores enteros

4. ¿En qué consiste la declaración de una entidad?

La declaración de una entidad consiste en definir y declarar los pines de
entrada y salida del sistema digital deseado
5. ¿Qué son los vectores en el Diseño de entidades en VHDL?
Los vectores son conjuntos de bits, os cuales los utilizan como un conjunto y
no de manera individual formando palabras
6. ¿Qué es la Arquitectura en VHDL?
La arquitectura es la descripción del funcionamiento y relación entre las
señales de entrada y salida declaradas en la entidad