Ejercicios para 2do corte de Electrónica Digital (1ra parte)

Complementariedad
A) Llevar a las formas de mintérminos
_ _ _
 F = ABCD + ABCD + ABCD
_
 F = ( X + Y )( X + Y )

 F(X,Y)= ∑(0)

B) Obtener como suma de productos

_ _
 F = ( A + B + C) A
__
 F = XYZ
_ _ _
 F=A+B(C+D)+C

Respuestas

A) R =
_ _ _
 F = ABCD + ABCD + ABCD
0111 1011 1101
m7 m11 m13

F(A,B,C,D)=∑(7,11,13)

F(X,Y)=∑(1,3)
_ __
F=XY + XY

 F(A,B,C,D)= ∑(0,1,2,3,4,6,8,9,10,11,12,13,14,15)

____ ___ __ _ __ _ __ _ _ ___ __ _ _ _ __

F=ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
_ _
+ ABCD + ABCD + ABCD
 F(X,Y)= ∑(0)
__
F = XY

B) R =
_ _
 F = ( A + B + C) A
_ _
F = A + AB + AC
_ _ _ __
F = A(B + B) + AB(C + C) + A(B + B)C
_ _ __ _ __
F = AB + AB + ABC + ABC + ABC + ABC
_ _ _ _ __ _
F = AB(C + C) + AB(C + C) + ABC + ABC +ABC
_ _ __
F = ABC + ABC + ABC + ABC
111 110 101 100
m7 m6 m5 m4

F(A,B,C) = ∑(4,5,6,7)

__
 F = XYZ
100
m4

F(X,Y,Z) = ∑(4)

_ _ _
 F=A+B(C+D)+C
_ _ _
F = A + BC + BD + C
_ _ _ _ _ _ _
F = A(B + B) + (A + A)BC + (A + A)BD + (A + A)C
_ __ _ _ _ _ _ _ _
F = AB + AB + ABC + ABC + ABD + ABD + AC + AC
_ _ __ _ _ _ _ _ _ __ _ _ _ _
F = AB(C + C) + AB(C + C) + ABC(D +D) + ABC(D + D) + AB(C + C)D + AB(C + C)D + A(B + B)C +
_ _
A(B +B)C
_ _ _ __ ___ _ __ _ _ _ __ _ __ _ _ _ __
F = ABC + ABC + ABC + ABC + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABC
 _ _ __
+ ABC + ABC + ABC
_ _ _ _ _ __ _ ___ _ _ __ _ _ _ __ _
F = ABC(D + D) + ABC(D + D) + ABC(D + D) + ABC(D + D) + ABCD + ABCD + ABCD + ABCD + ABCD +
_ _ _
ABCD + ABC(D + D)
_ _ _ _ _ _ __ __ __ _ ___ ____ _ __ _ _ _ __
F = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
_ _ _ _
+ ABCD + ABCD + ABCD +ABCD
_ _ _ _ _ _ __ __ __ _ ___ ____ _ __ _
F = ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD + ABCD
0111 0110 0101 0100 0011 0010 0001 0000 1101 1100 1110 1111
m7 m6 m5 m4 m3 m2 m1 m0 m13 m12 m14 m15

F(X,Y,Z) = ∑(0,1,2,3,4,5,6,7,12,13,14,15)

Mapas de Karnaugh
Simplifique:

_ _ _ _
 F = ABC + ABC + ABC
_ _ _ _
 F=(A+B+C)(A+B+C)(A+B+C)

 F ( W,X,Y,Z ) = ∑ ( 4,7,11,12,13,15 )

 F ( W,X,Y,Z ) = π ( 4,7,11,12,13,15 )

Respuestas:
_ _ _ _
 F = ABC + ABC + ABC
010 110 101
m2 m6 m5

BC
A 00 01 11 10
0 1
1 1 1
 _ _
F = ABC + BC

_ _ _ _
 F=(A+B+C)(A+B+C)(A+B+C)
1 0 1 0 0 1 0 1 0
m5 m1 m2

F ( A,B,C ) = ∑ ( 0,3,4,6,7 )

BC
A 00 01 11 10
0 1 1
1 1 1 1

__
F = BC + AB + BC

 F ( W,X,Y,Z ) = ∑ ( 4,7,11,12,13,15 )

YZ

WX 00 01 11 10
00
01 1 1

11 1 1 1

10 1

__ _
F = XYZ + WXY + XYZ + WYZ

 F ( W,X,Y,Z ) = π ( 4,7,11,12,13,15 )
F ( W,X,Y,Z ) = ∑ ( 0,1,2,3,5,6,8,9,10,14 )
 YZ

WX 00 01 11 10
00 1 1 1 1

01 1 1
11 1

10 1 1 1

__ __ _ __
F = XY + WX + YZ + WYZ

Mapas de Karnaugh con condiciones “No Importa”

Simplifique:

 F ( A,B,C,D )= ∑ ( 1,3,5,6,7,10,11 )
Cond N.I: d( A,B,C,D ) = ∑ ( 2,4,9,12 )

 F ( A,B,C,D )= ∑ ( 7 )
Cond N.I: d( A,B,C,D ) = ∑ ( 0,1,2,3,6,8,9,11,12,13,15 )

 Diseñe un circuito que genere el cuadrado de un numero de 3 Bits

Respuestas:

A) R=
 F ( A,B,C,D )= ∑ ( 1,3,5,6,7,10,11 )
Cond N.I: d( A,B,C,D ) = ∑ ( 2,4,9,12 )

CD

AB 00 01 11 10
00 1 1 X
01 X 1 1 1
11 X

10 X 1 1

_ _ _
F = AD + BC + AC
 F ( A,B,C,D )= ∑ ( 7 )
Cond N.I: d( A,B,C,D ) = ∑ ( 0,1,2,3,6,8,9,11,12,13,15 )

CD

AB 00 01 11 10
00 X X X X
01 1 X
11 X X X

10 X X X

F = CD

B) R=

b0 b1 b2 S5 S4 S3 S2 S1 S0
0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 1
0 1 0 0 0 0 1 0 0
0 1 1 0 0 1 0 0 1
1 0 0 0 1 0 0 0 0
1 0 1 0 1 1 0 0 1
1 1 0 1 0 0 1 0 0
1 1 1 1 1 0 0 0 1

Karnaugh para:

S0: B0

S1: 0

_
S2: b1b0

b1b0
b2 00 01 11 10
0 1
1 1

_ _
S3: b2b1b0+ b2b1b0
 b1b0
b2 00 01 11 10
0 1
1 1

_
S4: b2b1 + b2b0

b1b0
b2 00 01 11 10
0
1 1 1 1

S5: b2b1

b1b0
b2 00 01 11 10
0
1 1 1

Implementacion

Circuitos Combinacionales
 Diseñe un codificador de 6 entradas con salidas en codigo gray
 Diseñe un decodificador de 6 salidas en lógica negativa
 Diseñe un multiplexor de 5 entradas
 Diseñe un Demultiplexor de 5 salidas

Respuestas:

 Codificador 6 entradas con salidas Gray

I5 I4 I3 I2 I1 I0 O2 O1 O0
0 0 0 0 0 1 0 0 0
0 0 0 0 1 0 0 0 1
0 0 0 1 0 0 0 1 1
0 0 1 0 0 0 0 1 0
0 1 0 0 0 0 1 1 0
1 0 0 0 0 0 1 1 1

 Decodificador de 6 salidas en lógica negativa

I2 I1 I0 O5 O4 O3 O2 O1 O0
0 0 0 1 1 1 1 1 0
0 0 1 1 1 1 1 0 1
0 1 0 1 1 1 0 1 1
0 1 1 1 1 0 1 1 1
1 0 0 1 0 1 1 1 1
1 0 1 0 1 1 1 1 1
 Multiplexor de 5 entradas

S2 S1 S0 Out
0 0 0 I0
0 0 1 I1
0 1 0 I2
0 1 1 I3
1 0 0 I4
 Demultiplexor de 5 salidas

S2 S1 S0 O4 O3 O2 O1 O0
0 0 0 0 0 0 0 I
0 0 1 0 0 0 I 0
0 1 0 0 0 I 0 0
0 1 1 0 I 0 0 0
1 0 0 I 0 0 0 0