República Bolivariana de Venezuela

Universidad Santa María

Facultad de Ingeniería y Arquitectura

Cátedra Electrónica Digital

Profesor: Aníbal Morales

Noviembre de 2020
 Introducción

El diseño de circuitos requiere que se defina la función que se requiere que

haga. Para su ejecución, se ha de emplear las puertas lógicas, pero no todas presentan
las mismas características, ya que una cada familia de circuitos integrados posee sus
ventajas y limitaciones.
Tipos de Lógica

Las variables lógicas de un circuito electrónico digital identifican los niveles

de tensión asignándoles un valor de 1 o 0 de acuerdo a un criterio específico. Existen
dos tipos de lógica:

 Lógica Positiva: En esta notación, el nivel más alto de tensión (positivo)

corresponde al 1 y al 0 lógico corresponde al más bajo (negativo). Por lo
general, esta es la más utilizada.
 Lógica Negativa: Esta notación adopta el 1 como el identificador del estado
más bajo, y el 0 con los niveles más altos.

Función Lógica

Es llamada función lógica al procedimiento que lleva a cabo un circuito digital

en función de los valores, verdaderos o falsos, de otras variables lógicas operadas
mediante variables binarias, los operadores OR, AND, NOT, el paréntesis y el signo
de igualdad. Existen dos formas en que estos estén presentes:

 Circuito Combinacional: Su salida en un instante dado depende

únicamente del valor de las entradas en ese instante. Un ejemplo de esto
podría ser el botón que agregue una cantidad fija a un monto total,
independientemente de lo que se haya introducido anteriormente, el
botón seguirá agregando el valor asignado al ser pulsado.
 Circuito Secuencial: Su salida en un instante dado depende de sus
entradas actuales y de las entradas anteriores. Un ejemplo a esto puede
 verse en el funcionar de una calculadora, que, de acuerdo al valor
acumulado y a la operación descrita, se obtendrá una salida diferente.

Las funciones lógicas pueden ser expresadas de distintas maneras, ya sea

dibujos, tablas, listas, entre otros. Su labor es expresar lo que se quiere que el circuito
realice, esto mediante unas reglas comunes. Cualquier función lógica puede ser
expresada por una tabla de la verdad, la cantidad de Valoraciones que poseerá un
circuito viene dado por 2aridad, siendo la Aridad la cantidad de entradas(variables
binarias) de la función lógica.

La manipulación del de las funciones lógicas se aplica junto con el álgebra de

Boole con el objetivo de encontrar expresiones cada vez más simples para expresar
la misma función.

Es representado de la siguiente manera:

F(a, b, c) = {T};

T: Expresión Lógica que involucra a las variables a, b, c, … n.

Adoptará entonces la función un valor de 1 o 0 de acuerdo a la expresión y al valor

que tiene designado cada variable.

Las Compuertas Lógicas

Representan circuitos electrónicos capaces de realizar operaciones lógicas

básicas, diferenciándose en que estos poseen códigos inscritos dentro de sí que los
hacen distinguirse de otro circuito integrado cualquiera .
  Puerta AND: Su valor resultante viene de acuerdo al producto lógico de los
elementos. Por lo que, correspondiente a una entrada de A y B, la operación
lógíca S = A * B posee la propiedad de resultar en 1 si y solo si ambas
entradas son verdaderas.

Representación:

b
S(a, b, c) = a * b * c

A B
0 0
0 0
0 1
0 1
1 0
0 0
1 1
1 1
C S
0 0
1 0
0 0
1 0
0 0
1 0
0 0
1 1
  Puerta OR: Su valor resultante viene de acuerdo a la suma lógica de los
elementos. Por lo que, correspondiente a una entrada de A y B, la operación
lógíca S = A + B posee la propiedad de resultar en 1 si al menos una de las
entradas son verdaderas.

Representación:

b
S(a, b, c) = a + b + c
c

A B
0 0
0 0
0 1
0 1
1 0
0 0
1 1
1 1
C S
0 0
1 1
0 1
1 1
0 1
1 1
0 1
1 1
  Puerta NOT: Es un operador algebraico que invierte el valor de una variable.
Por lo que, correspondiente a una entrada de A, la negación o inversión de A
es representada por S = A'. El complemento de la función F es .t" y se
obtiene del intercambio de ceros a unos y un.s a ceros en el valor de F. El
complemento de una función puede derivarse algehraicamente del teorema
de be Morgan.

Representación:

a S(a) = a'

A A'
0 1
1 0
  Puerta NAND: Es el complemento de AND y su origen viene de una
contracción de not-AND. Por lo que, correspondiente a una entrada de A, B
y C la señal se activará siempre y cuando no sean las tres verdaderas
simultáneamente. La operación lógíca S = (A * B * C) ' define su
comportamiento

Representación:

b
S(a, b, c) = (a * b * c)

A B
0 0
0 0
0 1
0 1
1 0
0 0
1 1
1 1
C S
0 1
1 1
0 1
1 1
0 1
1 1
0 1
1 0
  Puerta NOR: Es el complemento de OR y su origen viene de una contracción
de not-OR. Por lo que, correspondiente a una entrada de A, B y C la señal se
activará siempre y cuando todas las señales estén inactivas. La operación
lógica S = (A + B + C) ' define su comportamiento

Representación:

b
S(a, b, c) = (a + b + c) '
c

A B
0 0
0 0
0 1
0 1
1 0
0 0
1 1
1 1
C S
0 1
1 0
0 0
1 0
0 0
1 0
0 0
1 0
  Puerta XOR: Conocido como la OR-exclusiva, es similar al OR pero
excluye la combinación de ambos activos simultaneamente. Por lo que,
correspondiente a una entrada de A y B la señal se activará siempre y
cuando solo una de las señales esté activa. La operación lógica S = A' * B +
A*B' define su comportamiento.
Representación:

b
S(a, b) = a' *b + a*b'
c

.. A B S
0 0 0
0 1 1
1 0 1
1 1 0
  Puerta XNOR: Conocido como la equivalencia, es la función complemento
de del XOR, conocida como función equivalencia. Es una función cuya
señal se activa cuando todas las señales son iguales. Por lo que,
correspondiente a una entrada de A, B y C la señal se activará siempre y
cuando todas las señales sean iguales a 0 o 1. La operación lógica S = (a' *b
+ a*b') ' define su comportamiento

Representación:

b
S(a, b, c) = (a' *b + a*b')
'

A B S
0 0 1
0 1 0
1 0 0
1 1 1
Familias Lógicas

Una familia lógica es un conjunto de circuitos integrados digitales

monolíticos, construidas mediantes compuertas lógicas para implementar distintas
operaciones lógicas compartiendo además una tecnología común y en consecuencia,
presentan similaridades en sus entradas, salidas y circuitos internos.

La primera familia lógica en aparecer fue implementada con lógica de

transistores bipolares acoplados por emisor, conocido como ECL (Emitter Coupled
Logic). Siendo estos utilizados en zona activa con el fin de minimizar el tiempo de
conmutación entre conducción y corte.

Aparecen otras familias lógicas basadas en transistores bipolares conmutando

entre corte y saturación a fin de reproducir dentro de un chip los circuitos que se
habían estado realizando utilizando componente discretos. RTL (Resistor
Transistor Logic) fue la primera familia, siendo esta implementada con resistencias
y transistores bipolares. La integración de resistencias produce una necesidad de usar
grandes cantidades de área en el silicio, disminuyendo esto a su vez la cantidad de
compuertas que podrían ser integradas.

Algunas resistencias fueron reemplazadas con el paso del tiempo por diodos,
principalmente en las etapas de entrada, dando lugar a la lógica de diodos y
transistores conocida como DTL (Diode Transistor Logic).

Los transistores multiemisor reemplazaron a los diodos y se llegó a una

topografía circuital que dio lugar a una familia lógica basada fundamentalmente en
transistores bipolares y una mínima cantidad de resistencias conocida como TTL
(Transistor Transistor Logic), estando aún en vigencia en la actualidad.
 Los principales inconvenientes de los circuitos con transistores bipolares son
el alto consumo, que lleva a una baja capacidad de integración entre varios
dispositivos posibles en un mismo chip, llevando esto a una baja complejidad de los
circuitos.

Con la finalidad de incrementar el aumento del nivel de integración, surgieron

las familias basadas en transistores de efecto de campo de compuerta aislada,
conocidos como MOS (Metal Oxide Semiconductor). En esta tecnología, los
circuitos lógicos pueden ser implementados íntegramente con transistores MOS
evitando la presencia de resistencias, en consecuencia, para implementar una función
lógica dada se ocupa entonces menos área de silicio con un proceso más simple de
fabricación.

De acuerdo al tipo de canal que poseen, los transistores MOS poseen distintas
distinciones como un tipo único de portadores, y en el caso de transistores con canal
topo N (NMOS) los portadores son electrones que tienen una movilidad mayor que
la de los huecos responsables de la conducción en los transistores de canal tipo P
(PMOS). No es hasta finales de los setenta cuando comienzan a integrarse
transistores canal N y canal P simultáneamente en una misma pastilla, formando los
transistores MOS complementarios CMOS (Complementary MOS). Esta
combinación posee ventajas sobre las familias TTL y NMOS, sobre todo en el área
de consumo de potencia, permitiendo que se estrableciera como el estándar.

El desarrollo contante de la tecnología de CMOS llevó a la aparición de

circuitos con cada vez mejor velocidad de respuesta y nivel de complejidad, siendo
la más usara en el área de diseño de microprocesadores y microcontroladores. Hoy
en día, la tecnología CMOS ha reemplazado casi totalmente a las tecnologías
basadas en transistores bipolares, tanto en circuitos digitales como analógicos.
 La sistematización del diseño de circuitos integrados CMOS abrió la
posibilidad de implementar circuitos integrados a medida del usuario, creándose
variadas e importantes áreas de trabajo relacionadas en el desarrollo de circuitos
integrados de aplicación específica ASIC (Application Specific Integrated
Circuits), con esta tecnología surgen y se desarrollan los dispositivos de lógica
programable en campo, permitiendo integrar sistemas complejos dentro de un solo
chip.

Los circuitos integrados digitales se dividen en familias lógicas. Cada familia

particular está basada en un tipo particular de circuito. Todos los elementos de una
familia lógica son compatibles entre sí, es decir, operan con los mismos niveles
lógicos, pudiendo la salida de un elemento alimentar la entrada de otro.

Características:

 Familia RTL:
o El bloque NOR es la base de la familia RTL
o Son resistentes a cualquier tipo de falla
o Permiten el cableado lógico, uniendo las salidas de dos o más puertas
o Se asume que este tipo de compuertas se interconectan entre ellas
o Inmunidad al ruido baja
o Frecuencia de utilización típica 8MHz
o Potencia típica disipada 12MHz
o Número de funciones realizables alto
o Tensión de Alimentación
o Intervalo de Temperaturas de Funcionamiento: -55°C a 125°C o 0°C a
75°C
o Cargabilidad de salida (Fan-Out) baja
Ejemplo:

 Familia DTL:
o Se trata con una familia compuesta básicamente por diodos, transistores
y resistencias.
o Los diodos se encargan de realizar la parte lógica y el transistor actúa
como amplificador inversor.
o La impedancia de salida a nivel alto es tres veces mayor que en RTL.
o Puerta básica NAND
o Frecuencia de Utilización típica entre 12MHz y 30MHz
o Inmunidad al ruido buena
o Potencia típica disipada 8mW a 12mW
o Número de funciones realizables alto
 o Intervalo de Temperaturas de Funcionamiento: -55°C a 125°C o 0°C a
75°C
o Tensión de alimentación 5v
o Cargabilidad de salida (Fan-Out) limitada a 8 por el fabricante
o La velocidad de conmutación viene fijada por la velocidad de los
dispositivos que lo componen y las constante de tiempo de los circuitos
o Cuando cualquiera de sus entradas esta en nivel bajo el transistor de
salida pasa al corte y la tensión de su colector pasa a nivel alto. Sólo
cuando todas las entradas están a nivel alto, conducirá el transistor y la
tensión de su colector será baja. Esta puerta realiza la función NAND
en lógica positiva, y la NOR en lógica negativa

Ejemplo:

 Familia TTL
o Contiene un amplio espectro de circuitos, cada uno de los cuales está
especificado por un número de serie genérico que empieza con los
 dígitos 54 o 74. Al prefijo de dos dígitos le sigue un código de 2 o 3
dígitos que representa la función del dispositivo.
o Intervalo de Temperaturas de Funcionamiento: -55°C a 125°C o 0°C a
70°C
o Tensión de alimentación entre 5V ± 0,25 V
o Los niveles lógicos vienen definidos por el rango de tensión
comprendida entre 0v y 0,8v para el estado L (bajo) y los 2,2v y Vcc
para el estado H (alto)
o La velocidad de transmisión entre los estados lógicos es su mejor base,
si bien esta característica le hace aumentar su consumo
o Poca área requerida para integración
o Cargabilidad de salida (Fan-Out) baja
o Inmunidad al ruido baja

Ejemplo:

Dentro de la Familia TLS, existen diversas particiones de acuerdo a características

marcadas:
o Sin letras: Estándar, obsoleta
o L: (Low Power) Bajo consumo de energía
o S: (Schottky) subfamilia de alta velocidad (usa diodos Schottky)
o AS: (Advanced Schottky) versión mejorada de la subfamilia anterior
o LS: (Low Power Schottky) Combinación de las tecnologías L y S (es
la más utilizada)
o ALS: (Advanced Low Power Schottky) version mejorada de la serie LS
o F: (Fast, Fairchild Advanced Schottky)
o AF (Advanced FAST): Versión mejorada de la subfamilia F
Código BCD

El Binary-Coded Decimal (BCD) o decimal codificado, es un estándar para

representar números decimales en el sistema binario, en donde cada dígito decimal
es codificado con una secuencia de 4 bits (nibble o cuarteto). En la siguiente tabla
se muestran los códigos BCD más empleados:

Decimal Natural Aiken 5421 Exceso 3

0 0000 0000 0000 0011
1 0001 0001 0001 0100
2 0010 0010 0010 0101
3 0011 0011 0011 0110
4 0100 0100 0100 0111
5 0101 1011 1000 1000
6 0110 1100 1001 1001
7 0111 1101 1010 1010
8 1000 1110 1011 1011
9 1001 1111 1100 1100

Ejemplo:

Deci 3 6 5 7 1
BCD 0011 0110 0101 0111 0001
 Como se observa, con el BCD solo se utilizan 10 de las 16 posibles
combinaciones que se pueden formar con números de 4 bits, por lo que el sistema
pierde capacidad de representación, aunque se facilita la compresión de los números.
Esto es porque el BCD solo se usa para representar cifras, no números en su
totalidad. Esto quiere decir que para números de más de una cifra hacen falta dos
números BCD.

Código Gray

Consiste en una ordenación de 2n números binarios que cumplen con la

condición de reflejar la diferencia o similitud con el número anterior.Esto permite
que cualquier transición varía solamente en un bit.

Para pasar un número binario al código Gray se emplea el siguiente procedimiento:

 Se considera el número binario a partir de su primer valor distinto de cero

ubicado a la izquierda.
 Ubicados en el segundo dígito, si este es igual al anterior, irá representado en
el código Gray con un 0, indicando que no hubo cambio alguno, mientras que
si es distinto se pondrá un 1.
 Ejemplo:

Binario 1 0 1 1 1 0 0 1
Gray 1 1 1 0 0 1 0 1

Como el código Gray no permite operar matemáticamente, es necesario

convertir su valor a números binarios. Para realizar dicha conversión, hay que aplicar
la siguiente formula:

Bit(n) = Bit(n+1) XOR G(n)

En donde:

 Bit(n) es el bit enésimo en Binario

 Bit(n+1) es el bit siguiente
 G(n) es el bit enésimo de Gray
 XOR es la operación lógica que se realiza entre los bits
Ejemplo:

Gray: 1 0 1 1 0 0 0 1

Para el primer dígito, se tiene que:

Bit(8) = Bit(n+1) XOR G(n) = 0 XOR 1 = 1

Bit(7) = Bit(n+1) XOR G(n) = 1 XOR 0 = 1

Bit(6) = Bit(n+1) XOR G(n) = 1 XOR 1 = 0

Bit(5) = Bit(n+1) XOR G(n) = 0 XOR 1 = 1

Bit(4) = Bit(n+1) XOR G(n) = 1 XOR 0 = 1

Bit(3) = Bit(n+1) XOR G(n) = 1 XOR 0 = 1

Bit(2) = Bit(n+1) XOR G(n) = 1 XOR 0 = 1

Bit(1) = Bit(n+1) XOR G(n) = 1 XOR 1 = 0

Binario = 11011110

Mapas de Karnaugh
 Un mapa de Karnaugh prove una manera alternative de simplificación de
circuitos lógicos. Los valores lógicos pueden ser transferidos desde una función
booleana o desde una tabla de la verdad a un mapa de Karnaugh. El agrupamiento
de ceros 0 y unos 1 dentro del mapa ayuda a visualizar las relaciones lógicas entre
las variables y conduce directamente a una función booleana simplificada.
Colocando los unos “1” en la celda apropiada, ayudados por la tabla de verdad. Esta
agrupación es conocida como minitérminos o minterms y como expresión booleana
viene a ser una suma de productos.

Los valores de una de las variables aparecerán sobre la parte superior,

definiendo los valores de la columna, mientras que los valores de la otra variable
aparecen a un lado, definiendo los valores de la variable en cada fila.

Similar a la tabla de la verdad, muestra todos los posibles valores de la salida

para cada combinación posible de las entradas. El número de celdas de un mapa de
Karnaugh es igual al número posible total de combinaciones de los valores de las
variables de entrada.

Las celdas de un mapa de Karnaugh se disponen de manera que entre dos

celdas adyacentes solo cambia el valor de una única variable, sin contar las que están
diagonalmente. Posee a su vez, adyacencia cíclica, siendo las celtas de la fila inferior
adyacentes a la superior y las de la columna izquierda a las de la columna derecha.
Visualización:

El mapa para una puerta OR de dos entradas es como sigue:

Entrada A Entrada B Salida S

0 0 0
0 1 1
1 0 1
1 1 1
 Se toma el grupo horizontal B = 1 para un análisis. Esta variable no cambia
de valor y se mantiene tanto en la celda de A = 0 como en A = 1. Se hace entonces
la representación de la expresión booleana ligada a estas celdas:

A’ * B + A * B

Que se reduce a:

Por otro lado, el grupo vertical de dos celdas se escribe como:

A*B’+A*B

Reducido a:

De esta manera, el mapa de Karnaugh condice a la expresión A + B, propia

de la operación OR que estamos representando.

Minimización de la suma de Productos

Una expresión busca estar formada por el mínimo número de términos

producto posible, quien a su vez ha de estar compuesto por el mínimo número de
variables posible.

Valiendose de la forma canónica, se ha de colocar un 1 en la celda

correspondiente a cada combinación de valores de las variables que hagan valer 1 a
algún término producto.
Ejemplo: Mapa de Carnaught donde votan 3 personas y se ha de tener mayoría

A B
0 0
0 0
0 1
0 1
1 0
1 0
1 1
1 1
C Salida
0 0
1 0
0 0
1 1
0 0
1 1
0 1
1 1

AB

C 00 01 11 10
0 0 0 1 0
1 0 1 1 1

Dado a que la parte superior del mapa de Karnaugh debe solo diferir en un bir
con el que se encuentra inmediatamente a su lado, estas no están escritas en forma
binaria ordenada. Se utiliza el código Grey y esto permite al mapa introducir los
valores en las columnas de acuerdo a este orden.
Se identifican tres grupos de celdas:

Verde: A * B * C’ + A * B * C’ -> Simplificada: A * B

Amarillo: A’ * B * C + A * B * C’ -> Simplificada: B * C

Rojo: A * B * C + A * B’ * C’ -> Simplificada: A * C

Siendo entonces la expresión final:

A*B + B*C + A*C

Minimización del producto de Sumas

Una expresión producto de sumas minimizada busca estar formada por el

mínimo número de términos suma posible, siendo estos a su vez compuestos por el
mínimo posible de variables. Esto busca utilizar menos puertas lógica que las que se
requeriría en su forma canónica.

El primer paso de este proceso es colocar un 0 en la celda correspondiente a

cada combinación de valores que tengan como producto 0 a algún término suma. Al
terminar, el mapa poseerá tantas celdas con un 0 como términos suma haya en la
expresión.

Ejemplo: (A + B + C)*(A + B’ + C)*(A’ + B’ + C)*(A’ + B + C’)*(A’ + B’ + C)

AB

C 00 01 11 10
0 0 0 0 1
1 0 1 1 0
Se identifican tres grupos de celdas:

Verde: B + C’

Amarillo: A + B

Rojo: C

Siendo entonces la expresión final:

(A+B) * (B+C’) * C
 Bibliografía

 6. Puertas Lógicas. Recursostic.educacion.es.

http://recursostic.educacion.es/secundaria/edad/4esotecnologia/quincena6/pd
f/quincena6.pdf.
 UTN-FRM. (2020). Unidad 3 Circuitos Lógicos y Digitales [Ebook].
http://www1.frm.utn.edu.ar/arquitectura/unidad2.pdf.
 Martí Campoy, A. Funciones Lógicas: Tabla de la Verdad [Ebook]. Escola
Tècnica Superior d’Enginyeria Informàtica (ETSINF).
https://riunet.upv.es/bitstream/handle/10251/105180/Mart%C3%AD%
20-
%20Funciones%20l%C3%B3gicas:%20tabla%20de%20verdad.pdf?sequenc
e=1
 Funciones Lógicas. Personales.unican.es. Retrieved from
https://personales.unican.es/manzanom/edigitali/Apuntes/Tema_II_a.pdf.
 Compuertas Lógicas. [Ebook].
http://service.udes.edu.co/modulos/documentos/pedropatino/compuertas.pdf.
 Abad, P., & Prieto Torralbo, P. Tema 3. Circuitos Lógicos
Combinacionales [Ebook]. Departamento de Ingeniería Informática y
Electrónica, Universidad de Cantabria.
https://ocw.unican.es/pluginfile.php/313/course/section/261/tema_03.pdf.
 Cuervo, A. Compuertas Lógicas [Ebook]. Universidad Santiago de Cali,
Departamento de Laboratorios.
https://www.usc.edu.co/files/LABORATORIOS/GUIAS/INGENIERIA/IN
 GENIERIA%20EN%20SISTEMAS/CIRCUITOS%20DIGITALES%20%20
I/COMPUERTAS%20LOGICAS.pdf.
 Familias Lógicas. [Ebook].
https://electrouni.files.wordpress.com/2011/09/familia-lc3b3gicas.pdf.
 Introducción a las Familias Lógicas. [Ebook].
https://www.infor.uva.es/~jjalvarez/asignaturas/fundamentos/apuntes/analog
ica/Tema_4_familias_logicas.pdf.
 Familias Lógicas. (2009). [Ebook].
https://www.fceia.unr.edu.ar/eca1/files/teorias/Familias_logicas-2009.pdf.
 Martínez Lendech, J. Familias Lógicas [Ebook]. UAEM.
http://ri.uaemex.mx/bitstream/handle/20.500.11799/63800/secme-
35342.pdf;jsessionid=5347420FB2EADD92F72878794D4E4251?sequence
=1.
 Noriega, S. (2008). Familias Lógicas [Ebook].
https://catedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema%209%20Familias%
20Logicas%202008%20BYN.pdf.
 Fondo Formación. (2001). Puertas Lógicas [Ebook].
http://myelectronic.mipropia.com/CICLO_2/M10_05_PUERTAS_LOGICA
S.PDF?i=1.
 Electrónica Digital - Familias Lógicas. [Ebook]. Fondo Formación. (2001).
Puertas Lógicas [Ebook].
http://roble.pntic.mec.es/jlop0164/archivos/familias-logicas.pdf
 Tecnología TTL - EcuRed. Ecured.cu. (2020). Retrieved from
https://www.ecured.cu/Tecnolog%C3%ADa_TTL#Subfamilias.
 Código Gray. Retrieved from https://www.ecured.cu/C%C3%B3digo_Gray.
 Código BCD. EcuRed. Retrieved from
https://www.ecured.cu/C%C3%B3digo_BCD.
 Código Numérico Gray. [Ebook]. https://www.tecnical.cat/apunts-
tecnics/cas-codigo-numerico-gray-apuntes-tecnicos-tecnical-manresa-
igualada.pdf.
 Decimal Codificado en Binario. [Ebook]. http://alepic.com.ar/bcd.pdf.
 Santana Jaria, O. (2007). Simplificación de funciones lógicas con el método
de Karnaugh. Academia.edu. Retrieved from
https://www.academia.edu/24334832/Mapas_de_karnaugh.
 Mapas de Karnaugh. [Ebook].
http://roble.pntic.mec.es/jlop0164/archivos/electronica-digital-4.pdf.
 Botero H., O. Mapas de Karnaugh [Ebook].
http://files.oscarbotero.webnode.com.co/200000827-
ef3a8f0348/MAPAS%20DE%20KARNAUGH.pdf.